原创 數字IC筆試題 ——Nvidia前端設計2018

轉:https://blog.csdn.net/bleauchat/article/details/91397848   4、 Asyncfifo design using Verilog module asyn_fif

原创 數字IC筆試題 ——全志科技數字前端

轉:https://blog.csdn.net/bleauchat/article/details/91383913 D B、施密特觸發 C、方波 列出所有情況A[3:0] = 4’b0000 ~ 4’b1111即可 rst_n爲

原创 數字IC設計工程師筆試面試經典100題 數字IC設計工程師筆試面試經典100題

原 數字IC設計工程師筆試面試經典100題 2019年04月17日 10:08:18 佬仼先生 閱讀數 1088更多 個人分類: IC_HDL

原创 寒武紀2019秋招SOC崗筆試

轉: https://blog.csdn.net/bleauchat/article/details/91487435         module Syn_DFF(clk, rst_n,Din,Dout); input cl

原创 數字IC筆試題 ——匯頂設計驗證2018

轉:https://blog.csdn.net/bleauchat/article/details/91387188   在邏輯綜合時,一般有4中path group: Input to reg :輸入端口到寄存器,通過set

原创 數字IC筆試題 ——復旦微2017

轉:https://blog.csdn.net/bleauchat/article/details/91395713

原创 數字IC筆試題 ——Cadence前端設計2018

轉:https://blog.csdn.net/bleauchat/article/details/91397167 bit可以用於合併數組的定義,合併數組的存儲都是連續的,所以只能定義bit類型;       

原创 2019屆華爲秋招數字芯片面試經驗

轉:https://blog.csdn.net/weixin_43343190/article/details/84725721 2019屆秋招,2018年10月16日,座標杭州香格里拉飯店西樓小禮堂。 距離拿到offe

原创 樂鑫科技數字芯片2017

  1.   setup time、hold time 含義,並說明setup time和hold time會出現負值的原因 setup time是指在觸發器的時鐘信號觸發之前,數據需要穩定不變的時間 hold time 是指在觸發器的時

原创 異步fifo的設計(FPGA)

本文首先對異步 FIFO 設計的重點難點進行分析 一、FIFO簡單講解 FIFO的本質是RAM, 先進先出 重要參數:fifo深度(簡單來說就是需要存多少個數據)               fifo位寬(每個數據的位寬) FIFO有同步

原创 德國交通標誌訓練集的數據預處理

  網址:http://benchmark.ini.rub.de 下載好的數據集文件是.ppm格式。 需要將其轉成.png格式。 每個文件夾下有.csv文件(Comma-Separated Values,標記) 裏面有ROI區域的座標

原创 Roofline Model與深度學習模型的性能分析

轉載知乎:https://zhuanlan.zhihu.com/p/34204282講的非常好,通俗易懂。 最近在不同的計算平臺上驗證幾種經典深度學習模型的訓練和預測性能時,經常遇到模型的實際測試性能表現和自己計算出的複雜度並不完全吻合的

原创 利用python轉換圖片的像素

import glob import os from PIL import Image img_path = glob.glob("./*.jpg") path_save = "./" for file in img_path:

原创 卷積神經網絡 1*1 卷積核

卷積神經網絡中卷積核的作用是提取圖像更高維的特徵,一個卷積核代表一種特徵提取方式,對應產生一個特徵圖,卷積核的尺寸對應感受野的大小。 經典的卷積示意圖如下:  5*5的圖像使用3*3的卷積核進行卷積,結果產生3*3(5-3+1)的特徵圖

原创 TesorFlow基礎

求y=0.1x+03函數係數。 import tensorflow as tf import numpy as np x_data=np.random.rand(100).astype(np.float32) y_data=x_dat