原创 C語言面試筆試

1、運算符和表達式 1.1自增自減運算符++與– n++:表示先返回n,再讓n+1=>n; ++n:表示先讓n+1=>n,再返回n; n–:表示先返回n,再讓n-1=>n; –n: 表示先讓n-1=>n,再返回n; 例如n=2,表達式n+

原创 Verilog語言設計增加延時的正確方法

在設計仿真激勵文件時,爲了滿足和外部芯片接口的時序要求,經常會用到延時賦值語句,由於不同的延時賦值語句在仿真過程中行爲不同,會產生不同的激勵輸出,如果不認真區分不同表達式引起的差異,就可能產生錯誤的激勵,無法保證仿真結果的正確,本文就是區

原创 實例解析Verilog綜合出鎖存器的問題

原文鏈接:https://mp.weixin.qq.com/s/kOgmVAFAoP70LRwmkTlEgw 下面哪種寫法會產生latch?爲什麼?  代碼如下: A. always @(*

原创 一個加法器的驗證

1.DUT module alu_top ( input wire clk_i, input wire rst_i, input wire [31:0

原创 一個簡單的UVM驗證平臺

2.1 驗證平臺的組成 2.1.1. 何謂驗證平臺   何謂驗證平臺?驗證最基本的目的在於測試 DUT 的正確性,其最常使用的方法就是給 DUT 施加不同的輸入(激勵),所以一個驗證平臺最重要的的功能在於產生各種各樣不同的激勵,並且觀測

原创 verilog中對浮點數的處理

原文鏈接:http://www.cnblogs.com/woshitianma/archive/2013/05/19/3087258.htm 算法中常常會到浮點數運算,而浮點數的處理常常是Ver

原创 乘法器的設計

原文鏈接:https://blog.csdn.net/yf210yf/article/details/70156855 乘法算是基本運算之一,廣泛應用在數字信號處理中,濾波器中乘法運算必不可少,

原创 體系結構 | 五段流水線 | 流水線技術

原文鏈接:https://blog.csdn.net/stone_fall/article/details/88414017 一條經典的5段流水線 介紹一條經典的5段RISC流水線 每一個週期作

原创 應屆生如何備戰DV崗位的面試

企業對DV需求大的原因 近幾年企業對驗證的需求很大。有幾個原因: 一是數字電路規模不斷擴大,邏輯越來越複雜。 二是,由多個團隊協同設計,更容易發生管理的疏忽、或者表達溝通的不一致。 三是,大量IP是購買或者委外設計的,設計任務減輕了,但需

原创 IC設計中常用的Linux命令

Linux常見命令一覽 文件及目錄操作 cd  pwd  ls  tree  mkdir  touch  cp  rm  mv  ln  cat  more  head  tail 查找 echo  env  which  find  g

原创 使用Verilog HDL語言實現4位超前進位加法器

原文鏈接:https://blog.csdn.net/Zach_z/article/details/78353188 一、1位半加器的實現 1.1 原理 半加器由兩個一位輸入相加,輸出一個結果位

原创 飛思卡爾半導體2016年校園招聘筆試

12.存在競爭冒險,很可能會產生毛刺

原创 uart接口用systemverilog實現

1.發送模塊 module uart_tx(clk,rst,start,tx_data_in,tx,tx_active,done_tx); parameter clk_freq = 50000000; //MHz parameter

原创 TCL過程

程序是什麼,只不過代碼塊的一系列命令,提供了一個可重複使用的特定功能。它被用於避免相同的代碼被重複在多個位置,函數相當於許多編程語言中使用的功能,並提供Tcl proc命令的幫助。 創建一個簡單程序的語法如下所示: proc proce

原创 TCL字典

詞典是用於值映射到鍵的佈置。常規字典的語法如下所示: dict set dictname key value # or dict create dictname key1 value1 key2 value2 .. keyn valu