原创 [Cadence GDDR Solution]Architectural Block Diagram

The Cadence Cadence® Denali® GDDR6 PHY is implemented with a slice-based architecture. Individual slice components are

原创 Cadence GDDR6PHY Register Interface

The Cadence GDDR6 PHY includes two separate and independent register interfaces. Only one of them is expected to be used

原创 [GDDR]GDDR6 Block Diagram

GDDR6 PHY is implemented with a slice-based architecture. Individual slice components are hardened and placed multiple t

原创 PCIe時鐘偏差補償 (Clock Tolerance Compliance)

  PCIe 時鐘偏差出現的原因 爲了減少EMI電磁輻射,芯片廠家往往會對時鐘進行擴頻(Spread Spectrum Clocking,SSC)。即便不進行SSC,受限於PLL工藝,時鐘頻率也很難做到與期望頻率完全一致。這樣一來,PCIe

原创 什麼是異構計算?

異構計算主要是指使用不同類型指令集和體系架構的計算單元組成系統的計算方式。異構計算已經無處不在,從超算系統到桌面到雲到終端,都包含不同類型指令集和體系架構的計算單元,下面先從幾個系統瞭解下異構計算超算系統。天河-2:包括16,000個計算節

原创 linux cp 直接覆蓋不提示信息的解決方法

默認情況下,cp覆蓋時,無論加什麼參數 -f 之類的 還是提示是否覆蓋。 原因是:服務器會默認增加別名 alias cp=’cp -i’,當你執行cp時,其實執行的是cp –i。 [[email protected] ~]# alias alias

原创 爲何ICG容易出現setup violation?

ICG(Intergrated Clock Gating)作爲low power的設計手法之一,已經在實際中得到廣泛應用。它們能夠在某些時候將某些clock關斷從而達到降低功耗的目的。然而從時序的角度,經常會發生ICG的setup難以收斂的

原创 DFT 問答(轉)

Q: Boundary Scan是什麼?應用場景是什麼?實現的方法是什麼?挑戰是什麼? A: Boundary Scan就是邊界掃描,是由Joint Test action Group起草的規範,最初是爲了解決板級芯片之間的互聯測試的問題,

原创 從ICG cell 在 library 中的定義說起

如Coding 時需要考慮什麼樣的代碼風格會使gating 的效率更高;綜合時需要特別設置要插入的gating 類型,每個gating 的fanout 範圍,是否可以跨層次,是否需要做physical aware 的gating;DFT 時

原创 8B/10B Encode/Decode詳解

1、編碼技術基礎理論     在高速的串行數據傳輸中,傳送的數據被編碼成自同步的數據流,就是將數據和時鐘組合成單一的信號進行傳送,使得接收方能容易準確地將數據和時鐘分離,而且要達到令人滿意的誤碼率,其關鍵技術在於串行傳輸中數據的編碼方法。

原创 春江花月夜

作者:張若虛  春江潮水連海平,海上明月共潮生。 灩灩隨波千萬裏,何處春江無月明! 江流宛轉繞芳甸,月照花林皆似霰; 空裏流霜不覺飛,汀上白沙看不見。 江天一色無纖塵,皎皎空中孤月輪。 江畔何人初見月?江月何年初照人? 人生代代無窮已,江月

原创 Python 文件I/O

打印到屏幕 最簡單的輸出方法是用print語句,你可以給它傳遞零個或多個用逗號隔開的表達式。此函數把你傳遞的表達式轉換成一個字符串表達式,並將結果寫到標準輸出如下: #!/usr/bin/python # -*- coding: UTF-

原创 __name__ == '__main__'的用法

通俗的理解 __name__ == '__main__': 假如你叫小明.py,在朋友眼中,你是小明(__name__ == '小明');在你自己眼中,你是你自己(__name__ == '__main__')。 if __name__ =

原创 PCIe總線事務層

在介紹事務層之前,首先簡單地瞭解一下PCIe總線的通信機制。假設某個設備要對另一個設備進行讀取數據的操作,首先這個設備(稱之爲Requester)需要向另一個設備發送一個Request,然後另一個設備(稱之爲Completer)通過Comp

原创 PCIe總線基本概念

PCIe總線的提出可以算是代表着傳統並行總線向高速串行總線發展的時代的到來。實際上,不僅是PCI總線到PCIe總線,高速串行總線取代傳統並行總線是一個大的趨勢。如ATA到SATA,SCSI到USB等…… 不過,爲了兼容之前的PCI總線設備,