原创 Verilog代碼和FPGA硬件的映射關係(五)

  既然我們可以指定寄存器放在IOB內,那我們同樣也可以指定PLL的位置。首先要確保我們有多個PLL才行。如圖1所示,我們所使用的EP4CE10F17C8芯片剛好有兩個。   圖 1   爲了演示這個例子,我們使用pll工程,RTL代碼如下

原创 Verilog代碼和FPGA硬件的映射關係(四)

    其實在FPGA的開發中理想情況下FPGA之間的數據要通過寄存器輸入、輸出,這樣才能使得延時最小,從而更容易滿足建立時間要求。我們在FPGA內部硬件結構中得知,IOB內是有寄存器的,且IOB內的寄存器比FPGA內部的寄存器更靠近外部的

原创 Verilog代碼和FPGA硬件的映射關係(三)

         組合邏輯和FPGA之間的映射關係我們知道了,那時序邏輯和FPGA之間又是一種怎樣的映射關係呢?我們就以前面寄存器章節的例子來向大家說明,也一同把當時爲什麼用異步復位更節約資源的原因告訴大家。我們先來看一下同步復位D觸發器

原创 FPGA開發工具套餐搭配推薦及軟件鏈接 (更新於2020.03.16)

一、Xilinx(全球FPGA市場份額最大的公司,其發展動態往往也代表着整個FPGA行業的動態) (1) Xilinx官方軟件下載地址鏈接: https://china.xilinx.com/support/download.ht

原创 Xilinx的DocNav文件導航中的文檔開頭字母縮寫都是什麼意思?

在安裝Xilinx的開發軟件後都會附帶安裝一個用於查閱Xilinx技術文檔的文件導航工具DocNav。   在DocNav中可以找到幾乎所有對我們開發Xilinx FPGA有用的技術文檔,其中的文檔數量更是數不勝數,且還會經常更

原创 Linux下VCS2014和Verdi2015的聯合使用

       VCS和Verdi是IC設計中常用的兩款開發工具。VCS是Synopsys公司的產品,和大家所熟知的ModeSim一樣的都是EDA仿真工具。Verdi是Nocas公司(已經被Synopsys公司收購)的產品,早前的版

原创 Verilog代碼和FPGA硬件的映射關係(二)

       大家可能會有這樣的疑問,我們編寫的Verilog代碼最終會在FPGA上以怎樣的映射關係來實現功能呢?我們以一個最簡單的組合邏輯與門爲例來向大家說明。RTL代碼如下所示: //---------------------

原创 Verilog語言中的系統任務和系統函數

Verilog語言中預先定義了一些任務和函數,用於完成一些特殊的功能,它們被稱爲系統任務和系統函數,這些函數大多數都是只能在Testbench仿真中使用的,使我們更方便的進行驗證。 `timescale 1ns/1ns //時間

原创 Altera的Cyclone系列器件命名規則

Altera的Cyclone系列器件命名規則如下   器件系列 + 器件類型(是否含有高速串行收發器) +  LE邏輯單元數量 + 封裝類型 + 高速串行收發器的數量(沒有則不寫) + 引腳數目 + 器件正常使用的溫度範圍 + 器件的速度等

原创 學會使用Hdlbits網頁版Verilog代碼仿真驗證平臺

   給大家推薦一款網頁版的 Verilog代碼編輯仿真驗證平臺,這個平臺是國外的一家開源學習網站,通過“https://hdlbits.01xz.net/wiki/Main_Page”地址鏈接進入網頁,在該網頁上可以進行Verilog代

原创 FPGA開發工具套餐及軟件鏈接

FPGA開發工具套餐及軟件鏈接(更新於2019-05-06) 一、Xilinx(全球FPGA市場份額最大的公司,其發展動態往往也代表着整個FPGA行業的動態) (1) Xilinx官方軟件下載地址鏈接 https://china.xilin

原创 FPGA內部硬件結構簡介

   我們知道FPGA內部有很多可供用戶任意配置的資源,其中包括:可編程邏輯、可編程I/O、互連線、IP核等資源,很多學過數字電路的人都知道與或非門可以構成幾乎所有的數字電路,但是FPGA內部最基本的主要單元並不是這些與或非門,而是由無數個

原创 Verilog代碼和FPGA硬件的映射關係(一)

  代碼和硬件之間的映射關係是一個很奇妙的過程,也展現出人類的智慧。單片機內部的硬件結構都是固定的,無法改變,我們通過代碼操作着寄存器的讀寫,來執行各種複雜的任務。FPGA的硬件結構並不像單片機一樣是固定好的,而是由更加原始的基本邏輯單元構