原创 Xilinx FPGA 配置之ICAP
在網絡通信中ICAP通常指Internet Content Adaptation Protocol，但在Xilinx FPGA 中ICAP(Internal Configuration Access Port) 指的是內部配置訪問
2020-02-25 03:52:38
114
原创 Xilinx FPGA 配置之BOOTSTS寄存器
BOOTSTS ( boot status) 引導歷史狀態寄存器 以下是UG570 對該寄存器的描述 Boot history status register, It can only be reset by POR(Power-
2020-02-25 03:52:38
7
原创 MDIO(clause 22 與 clause 45)接口簡介以及FPGA 實現
MDIO MDIO（Management Data Input/Output）,對G比特以太網而言，串行通信總線稱爲管理數據輸入輸出 (MDIO)。 MDIO由兩根線組成，MDC線是數據的隨路時鐘，最高速率可達幾MHz(各PHY芯
2019-08-23 08:06:17
1799
原创 亞穩態與同步器
亞穩態是由於違背觸發器的建立保持時間產生的，一般來說，觸發器都會在一個或者兩個時鐘週期內從亞穩態返回穩態。 亞穩態窗口（Metastability Window）具有特定的時間長度，這段時間內輸入信號和時鐘都應該保持不變，如果它們
2019-08-09 08:36:47
2
原创 Quartus II 邏輯分析使用技巧-防止信號被優化以及快速查找信號
1，如何保持信號不被綜合 對這種情況的處理是增加約束，共有2種情況： a， 需要保留的信號類型是 wire 在定義的時候在後面增加/* synthesis keep */。
2019-08-09 08:36:47
5