原创 5G學習-物理資源

頻域 頻段 NR分爲兩個頻段,FR1,FR2 FR1:(0.41GHz~7.125GHz) 特點:頻率較低,傳送損耗小,更適合於基礎覆蓋 又分爲Sub3和C-Band兩部分 FR2:(24.25GHz~52.5 GHz) mmW

原创 linux 工作服務器環境切換

cd  /nfs/ cd /nfs/projects/users cd /nfs/prohects/users/elsa/cheng/proj/neptune cd ../../../leo.liu/proj/Neptune/fpga c

原创 【1213工作日誌】ZYNQ的中斷應用

【1213工作日誌】ZYNQ的中斷應用 /* * main.c * * Created on: 2018年12月3日 * Author: xizi.cheng */ /* * main.c * * C

原创 PYTHON-把一個多sheet excel拆分成單個csv文件

師父交給的任務, 做一個腳本 把一個多sheet excel拆分成單個csv文件,csv命名爲sheet名 有個注意點是 2csv中文有亂碼, 改爲 encoding='utf-8-sig'後修復 #!/usr/bin/pytho

原创 【FPGA】BUFG和BUFH的區別

BUFG-UG472 P14 7系列器件擁有32個global clock lines; 這些lines可以給整個器件所有時序資源提供時鐘和控制信號。Global clock buffers 也就是BUFG,用以驅動global

原创 【FPGA】`include 和 verilog header的區別

作用域區別 include 是把文件 粘貼到當前位置,作用域也僅限當前文件 header 作用域是整個工程 .f添加方式的區別 include “xxx.v” 寫在當前文件中,.f文件無需另外添加 header文件用+inc

原创 數電基礎-亞穩態

亞穩態 亞穩態的定義;亞穩態產生的原因;亞穩態的解決方法; 知識準備 setup time & hold time :爲了保證捕獲數據的穩定,我們規定了時鐘沿前後,數據需要保持穩定的最小時間爲 建立保持時間 同步和異步 亞穩態

原创 亞穩態

亞穩態 亞穩態的定義;亞穩態產生的原因;亞穩態的解決方法; 知識準備 setup time & hold time :爲了保證捕獲數據的穩定,我們規定了時鐘沿前後,數據需要保持穩定的最小時間爲 建立保持時間 同步和異步 亞穩態

原创 EtherCAT之Lan9252調試筆記

1.接口 完成以後先去讀,0x64寄存器。如果值爲0x87654321,則時序okay;否,則修改時序 2.訪問Lan9252接口的時候 Byte1Byte2Byte3Byte4 數據線add[0+:16]add[16+:16]data

原创 【西西學FPGA】Lesson16 Altium Designer

Altium Designer流程1 畫器件符號2 器件封裝(製作庫)3 畫原理圖4 PCBschematic library 器件庫 pcb library 封裝庫1 mil 0.0254mm1 mm = 39.37 milAD快捷鍵

原创 Vivado Power 結果 1161W 原因及解決辦法

問題描述: 我用一個代碼跑完綜合,V7 2000T的板卡 ,跑出來資源佔用率百分之9。但是溫度炒雞高 原因: 解決辦法: 點贊 收藏 分享 文章舉報 茶茶醬和FPGA 發

原创 【工作記錄】入職兩週狀態記錄

1.公司的大哥都是大公司出來的,很注重文檔的編寫和流程的建立。在不成熟公司呆了幾年的我,需要重新學這個。 2.公司使用服務器,需要重新熟悉linux的環境,git的使用。 3.我以爲新入職會有人帶,發現還是要靠自己摸索。 4.對比評

原创 Linux環境 無法通過terminal直接打開Vivado

1.問題描述 2.解決方法 less ~/.cshrc 設置DISPLAY 保存 大功告成 點贊 收藏 分享 文章舉報 茶茶醬和FPGA 發佈了52 篇原創文章 · 獲贊

原创 NEW START

換個環境繼續high~ 點贊 收藏 分享

原创 linux cp的時候出現 omitting directory

解決辦法: cp -r xxx.txt  ../../../ -r 遞歸複製 點贊 收藏 分享 文章舉報 茶茶醬和FPGA 發佈了52 篇原創文章 · 獲贊 9 · 訪問量 4