原创 FDATOOL產生coe係數導入vivido Fir濾波器

Xilinx自帶的Fir ip在節省資源上還是做的很好的,建議工程運用盡量使用,這裏簡單介紹一下如何產生Vivado Fir Ip核的濾波器文件,雖然同樣也叫coe文件,但是和加載到ROM中的初始化文件還是有很大區別的,我們有時需

原创 基於FPGA的VGA圖片 文字及各種遊戲設計

VGA的時序就不多講了,很多博客都可以看到 這裏介紹下常用的設計,比如顯示一張圖片,這裏主要是直接提取任意圖片的VGA值,直接存在片上ROM上的設計 首先隨意找張圖片,然後用畫圖改成任意分辨率,如下圖: ,然後就是提取對應的RG

原创 verilog wire變量在vivado定義位置的問題

偶然測試發現,當頂層模塊連接兩個模塊用的wire變量時,最好定義在兩個模塊之上,不要定義在模塊之間,不然發現好像定義在上面的模塊無法得到這個變量,比如 wire a module A _inst0 module B _ins

原创 vxworks6.9,workbench函數封裝成庫調用

開發過程中,有時需要將函數封裝成庫文件供他人使用,可以參考以下幾個步驟 首先創建工程 如下圖所示: 然後添加源文件,注意封裝的時候,最好封裝的全一些,也就是不要有結構體變量需要調用,不然需要提供.h文件給他人使用,添加完原文件

原创 SATA FPGA verilog驅動開發

當前狀態: 支持1.5Gbps, 3Gbps,6Gbps線速率 提供fifo數據流接口,支持扁平式地址訪問(只需提供首扇區地址和總扇區長度,控制器內置DMA控制器實現連續的扇區地址管理訪問),實現大流量數據的讀寫 提供雙端口RA

原创 FPGA EMMC HS400模式verilog驅動開發

以前一直都是用的high speed和hs200模式,這次有客戶有開發HS400的需求,打算寫一下 待更新。。

原创 Ubuntu嵌入式交叉編譯環境arm-linu-gcc搭建過程,圖解

安裝環境        Linux版本:Ubuntu 12.04    內核版本:Linux 3.5.0   交叉編譯器版本:arm-linux-gcc-4.4.3 這個版本的交叉編譯器我已經上傳到了資源上,可以隨便下載,點此

原创 ubuntu16.04安裝 ia32-libs報錯解決方法

最近想給ubuntu16.04配置交叉編譯環境,具體可以看別的博客,但是發現安裝 ia32-libs出現下圖的錯誤 解決辦法爲:分別執行 sudo apt-get install g+±multilib sudo apt-get

原创 ZYNQ中斷號分配問題

我們在實際設計過程中,可能開始用了一箇中斷,後面有了需求可能需要增加中斷 大部分時候可能我們會用這個concat複用接口,這樣可能會導致開始我們分配的中斷號已經發生了變化,所以在PS端進行中斷設計時,我們的中斷號最好直接通過#d

原创 Vivado封裝網標文件 edif 及dcp文件

vivado常用的封裝形式有幾種,大致有一下幾種 IP edif dcp 封裝Ip就不講了,可以直接封裝整個工程,這裏主要介紹dcp及edif文件 封裝dcp文件 1.將要封裝的模塊設置爲頂層模塊 2.設置下圖 值得注意的是。生

原创 Vxworks基本概念及問題

Bootrom和Boot image的區別,Boot image和VxWorks image的聯繫和區別 bootrom 是指on-chip bootrom,在CPU芯片內部,內嵌有小的boot程序(bootloader),類似於

原创 VIVADO2015.4 2017.4軟件分享

鏈接:https://pan.baidu.com/s/1uVBxfAnfFrurY_rZ4mXajQ 提取碼:1boh 複製這段內容後打開百度網盤手機App,操作更方便哦 需要的自行下載,現在好像賬號都不好下載

原创 Altera GTB和xilinx GTH光纖互連通信設計

1.背景 最近有Altera芯片Stratix_IV系列的EP4SGX230與Xilinx的 芯片KCU1500,通過QSFP+ 進行數據傳輸:其中EP4SGX230的底層叫GTB,KCU1500是GTH,編碼方式都是採用的8b/

原创 WIN7安裝ubuntu18.10報錯及解決方法

最近新買了塊西數的藍盤,尋思就裝個Ubuntu系統,具體的教程網上大同小異,這裏講一下遇到的兩個問題: 1.安裝完進入WIN7系統之後,通過EASYBCD設置到引導之後,重新啓動發現不能進入 系統,而是有光標閃爍 解決方法: 因爲

原创 XILINX 204B IP核使用看門狗問題

xilinx 204b ip核 ,當使用always off模式時,需要將看門狗關掉,不然可能造成ip一直復位PHY 通過AXI LITE 總線將IP核關閉 點贊 收藏 分享 文章舉報