原创 【Matlab】彩色圖像的相似性比較
基於灰度直方圖匹配（直方圖的交），設計並編程實現一種彩色圖像的相似性計算方法。 一、基本思路： 將彩色圖分爲三通道（RGB），並計算各自的直方圖，對兩幅圖的RGB三通道分別進行直方圖匹配，最終對三個匹配結果求平均值。 二、算法及算
2020-06-16 11:31:29
原创 【Verilog】跨時鐘域設計Clock Domain Crossing (CDC) Design(MCP formulation without feedback )
跨時鐘域設計 MCP formulation(不帶反饋) [1] MCP公式是指將不同步的數據發送到與同步控制信號配對的接收時鐘域。數據和控制信號同時發送，允許數據在目標寄存器的輸入端進行設置，同時控制信號在到達目標寄存器的負載輸
2020-06-16 11:31:29
原创 Booth算法乘法器
乘法器分類： A. 傳統乘法器（及其改進） 傳統乘法器的實現很簡單，第一步就是去被乘數和乘數的正負關係然後去被乘數和乘數的正值；第二步：乘法本就是累加，乘多少就是累加多少次，所以第二步是累加操作，每加一次被乘數，遞減一次乘數，直到
2020-06-16 11:31:29
原创 【Verilog】跨時鐘域設計Clock Domain Crossing Design（Multi cycle path formulation with feedback acknowledge）
上次寫了跨時鐘域設計MCP公式不帶反饋的實現【Verilog】跨時鐘域設計Clock Domain Crossing (CDC) Design(MCP formulation without feedback ) 這次是寫MCP公
2020-06-16 11:31:29
2
原创 跨時鐘域設計總結
單bit跨時鐘域設計方案推薦： 兩級寄存或多級寄存（因電路速度而定，比如一些高速電路可能需要三級或者更多級寄存）。 多bit跨時鐘域設計方案推薦： （1）多週期路徑（MCP）公式：分爲帶反饋和不帶反饋的MCP公式。推薦使用帶反饋的
2020-03-23 10:29:30
原创 【Verilog&vivado】彩色圖像轉灰度的硬件實現
一、算法簡述[2]： 轉灰度的算法還是比較簡單的，最後的結果就是加權和： Gray = 0.2989*R+0.5870*G+0.1140*B 這就是MATLAB中rgb2gray函數的算法原理； 本示例輸入的是8bits的三通道
2020-02-22 22:43:51
原创 計算機視覺（二）-matlab之理想低通濾波器，布特沃斯低通、高斯低通，理想高通、布特沃斯高通、高斯高通濾波器
未整理完！ 在濾波器之前，先講解傅里葉變換 理想低通濾波器 f = imread('Fig0441.tif'); f = im2double(f); % 計算填充圖像大小 [M,N] = size(f); M2 = 2*M;
2020-02-22 22:43:41
原创 Matlab圖像處理—邊界填充，均值濾波，中值濾波，統計排序濾波
空間濾波的工作原理 濾波器的鄰域中心訪問輸入圖像中的每一個像素，併產生一個對應的信像素，新像素的座標等於當前訪問的像素的座標，新像素的值是預定義操作的運算結果。 以此類推。 一，圖像邊界處理方法 1 忽略邊界數據 2.拓
2020-02-22 22:43:41
原创 計算機視覺（一）-matlab直方圖均衡，線性變換，伽馬變換
首先，matlab中直方圖均衡的函數是A = histeq(img),描繪圖像直方圖的函數是imhist(img) 所以，描繪圖像的直方圖：imhist（img）； 直方圖均衡：H = histeq(img); 描繪均衡後的直方
2020-02-22 22:43:41
原创 【office 2019】不能顯示公式解決辦法
最近發現office打開的word的公式突然不能顯示，而是顯示了一串英文：EMBED Equation.DSMT4。 網上百度了很久，也搗鼓浪費了很多時間，還下載了mathtypt，然而並沒有什麼卵用。 其實僅僅需要幾步設置 步驟
2020-02-22 22:43:41
原创 Matlab&Vivado生成ROM IP核
王志君老師佈置的作業卷積的硬件實現和陳雲霽老師的softmax函數的加速。 在完成卷積時參考了博主鵝要長大 的文章，以及王志君老師，陳雲霽老師課堂所講，王老師是集技術經驗與美貌於一身的好老師，陳老師是大牛級別。這裏一併感謝。 做一
2020-02-22 22:43:41
原创 【verilog】同步FIFO與異步FIFO
一、同步FIFO FIFO表示先進先出的意思。是基於RAM的存儲模塊，一般多是用於緩衝數據，令模塊獨立，調用方便、隨性。學習FIFO最重要的如何建立先進先出的機制。 圖1：先用一個簡單的示意圖說明： 圖1 左邊有寫入使能Writ
2020-02-22 22:43:41
原创 verilog-"10101"狀態機序列檢測器的設計
首先，畫出狀態轉移圖 代碼： module xulie10101 #( parameter S0 = 3'b000,//狀態定義 parameter S1 = 3'b001, parameter S2 = 3'b010,
2020-02-22 22:43:41
原创 Matlab插值與數據擬合（沒寫完）
Lagrange插值 對給定的n個插值點x1,x2,x3…xn（xi的值互不相同）及對應的函數值y1,y2,y3…yn,利用構造的n-1次Lagrange插值多項式，則對插值區間內任意的x的函數值y可通過下式求得： Lagran
2020-02-22 22:43:41