原创 邊緣檢測工程：Ascii轉十六進制模塊代碼解析
邊緣檢測工程：Ascii轉十六進制模塊代碼解析 本文爲明德揚原創文章，轉載請註明出處！ Ascii轉十六進制模塊的功能：將ASCII所對應的16進制數，轉成實質的16進制數。 一、 設計架構 上圖是Ascii碼錶對應
2020-06-25 03:39:53
9
原创 【教程】以AR8031 爲例解讀sgmii的PHY芯片（實用版）
【教程】以AR8031 爲例解讀sgmii的PHY芯片（實用版） 本文爲明德揚原創文章，轉載請註明出處！ 在之前的文章中我們對sgmii的數據協議進行了解析，那麼本篇我們說一下sgmii的PHY芯片的硬件電路，其電路圖如下所示。
2020-06-25 03:39:51
6
原创 【原創】波形相位頻率可調DDS信號發生器（設計分享）
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：造就狂野青春 1.1 總體設計 1.1.1 概述 學習了明德揚至簡設計法和明德揚設計規範，本人設計了一個基於FPGA的可調頻調相而且可以輸出不同波形的DDS信號發生器。該信號發生
2020-06-25 03:39:51
4
原创 關於鎖存器問題的討論
很多同學提問到鎖存器的相關問題，說明大家對這方面知識還不是很瞭解，今天我們就來探討一下。 上圖是兩個沒有else的代碼，其等效於下圖的代碼。 也就是說，當if條件裏面沒有寫else時，默認是表示“保持不變”的意思。 接下來，我
2020-06-25 03:39:51
原创 【就業班學員心得】優化溫度檢測工程架構的心得
【就業班學員心得】優化溫度檢測工程架構的心得 本文爲明德揚原創文章，轉載請註明出處！ 本項目是基於FPGA設計的溫度檢測工程： 該項目主要實現的功能是對溫度傳感器DS18B20的溫度值進行讀取，並且將讀取到的溫度值數據在數碼管上和
2020-06-25 03:39:50
1
原创 【技巧分享】時序邏輯和組合邏輯的區別和使用
根據邏輯電路的不同特點，數字電路分爲組合邏輯和時序邏輯，明德揚粉絲裏的同學提出，無法正確區分，今天讓我跟一起來學習一下兩種邏輯的區別以及使用環境。 ·時序邏輯和組合邏輯的區別 關於組合邏輯和時序邏輯的不同，我們可以從三方面來理解，
2020-06-25 03:39:50
13
原创 【分享】PCIE XDMA IP核介紹
【分享】PCIE XDMA IP核介紹 本文爲明德揚原創文章，轉載請註明出處！ 一.PCIE的發送和接收數據 本工程的目的是在XC7K325tffg的平臺上實現pcie的數據發送和接收，速率8通道2.5GB/s。 首先看下本工程的
2020-06-25 03:39:50
原创 至簡設計法_fpga萬年曆設計
以下爲明德揚原創，轉載請註明出處！ 1.功能概述 萬年曆是記錄一定時間範圍內的年曆，其名稱只是一種象徵，表示時間跨度大。由於其功能非常常用，且極爲方便人們查詢使用，因此廣泛應用於鐘錶、曆書出版物、電子產品、電腦軟件和手機應用等等行
2020-06-25 03:39:50
原创 【原創】 你必須要掌握的 Verilog語法知識點 | Verilog語法筆記私人總結版
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：軒工 1.1 概述 條目 說明 分類 1>> 面向設計的語句； // 可綜合。2>> 面向測試的語句； //testbench ，不可綜合。 特點 設計語句 a
2020-06-25 03:39:50
原创 問題定位方法-某信號一直爲0的警告
本文爲明德揚原創文章，轉載請註明出處！ 作者：潘老師 在綜合時發現會有很多如下警告出現 意思是該信號的值始終爲0，在優化過程中可能被優化。 但是該信號爲數據輸入，是不可以被優化的，所以找到該代碼處查找問題。 檢查代碼後
2020-06-25 03:39:38
原创 【技巧分享】在設計文件中，如何確定信號是reg型還是wire型？
當我們使用Verilog時，對於信號定義爲reg型還是wire型比較混亂，那麼今天我們就來講一講如何快速的進行信號定義。 在Verilog中，wire永遠是wire，就是相當於一條連線，用來連接電路，不能存儲數據，無驅動能力，是組
2020-06-25 03:39:38
1
原创 【教程】數電基礎與Verilog設計（二）
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：軒工 四、時序邏輯電路 4.1 概述 4.2 D型鎖存器 4.2.1 工作原理 4.2.2 行爲建模 4.2.3 避免鎖存器 4.3 D型觸發器 4.3.1 工作原理
2020-05-19 10:45:25
4
原创 【學習筆記】《FPGA至簡設計原理與應用》——4位閃爍燈設計
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：一條鹹魚 個人感想： 本文首先分析了至簡設計法案例—4位閃爍燈，然後通過該案例舉一反三，實現了一個交通燈的功能。通過修改最重要的2個計數器cnt0、cnt1的代碼，並且僅修改了1
2020-05-14 19:09:07
原创 【教程】數電基礎與Verilog設計（一）
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：軒工 一、概述 二、 基本概念 2.1 數字電路 2.2 硬件電路 2.3 數制 2.3.1 進制轉換表 2.4 編碼 2.5 邏輯代數基礎 2.5.1 布爾
2020-05-14 19:09:07
2
原创 【至簡設計案例系列】基於FPGA的密碼鎖(XILINX ISE版)
本文爲明德揚原創及錄用文章，轉載請註明出處！ 作者：造就狂野青春 一、總體設計 1、概述 本文基於明德揚至簡設計法和明德揚設計規範，設計了一個基於FPGA的數字密碼鎖，實現了在撥碼開關條件下，按鍵設置密碼、按鍵輸入解鎖密碼，密碼正
2020-04-28 01:04:02
1