台部落纸上谈芯

原创 System Verilog視頻學習筆記（3）- Language Basic

Language Basic 內容來自啓芯-System Verilog視頻 ============================================================== 目錄結構： 1、System V

2020-06-23 11:53:06

原创【HDL系列】乘法器(2)——陣列乘法器

目錄一、陣列乘法器二、Verilog設計一、陣列乘法器將上文中的AB兩數相乘的例子： 4比特的AB兩數相乘的豎式計算表示成如下，爲了區分，方便在陣列格式中看出差異，圖中標記了不同的顏色，每組顏色表示一組部分和：豎式計算圖例

2020-06-23 11:53:06

188

原创 System Verilog視頻學習筆記（2）- Testbench

Testbench 內容來自啓芯-System Verilog視頻 ============================================================== 目錄結構： 1、什麼是驗證？ 2、驗證目

2020-06-23 11:53:06

119

原创【HDL系列】乘法器(1)——乘累加乘法器

目錄一、數的表示及乘法的範圍二、乘法豎式計算三、乘累加乘法器一、數的表示及乘法的範圍對於n比特數B，其二進制數轉換爲有符號十進制整數的公式如下：當B>=0，B的第n-1比特爲0，則B可用下式表示：設n=4，“5”的二進

2020-06-23 11:53:06

原创【HDL系列】Brent-Kung樹形加法器原理與設計

目錄一、並行加法器基本方法二、進位鏈計算重構原理三、Brent-Kung加法器四、Verilog設計在超前進位加法器中，其進位可以並行計算出，打破了進位鏈傳播中當前的進位依賴於前一級的進位的關係，使得第n位進位只與輸入有關。但

2020-06-23 11:53:06

161

原创【HDL系列】乘法器(4)——圖解Wallace樹

目錄一、Wallace樹二、Verilog設計一、Wallace樹 1963年，C.S.Wallace提出的一種高效快速的加法樹結構，被後人稱爲Wallace樹。其基本思想如下在其文章中描述如下： Assuming that all

2020-06-23 11:53:06

814

原创【HDL系列】乘法器(3)——Baugh-Wooley乘法器

目錄一、Baugh-Wooley算法二、Verilog設計一、Baugh-Wooley算法 Baugh-Wooley算法是由Baugh和Wooley於1973年提出的二進制補碼並行陣列相乘算法。該算法轉化爲等效並行陣列相加，其中每個

2020-06-23 11:53:06

335

原创【HDL系列】乘法器(7)——Booth中的符號位擴展技巧

目錄一、無符號乘法符號位擴展原理二、有符號位乘法符號位擴展原理三、Verilog設計文介紹了基4 Booth乘法器，並且設計了具有基本功能的Booth乘法器，其中在文末留下了幾個有待優化的問題，本文將優化“生成部分和”與“符號位擴

2020-06-16 02:11:09

原创卷積神經網絡中卷積的OpenCL實現

卷積神經網絡中卷積的OpenCL實現 ============================================================== 目錄 1、卷積 2、卷積與圖像處理 3、卷積的OpenCL實現 4、總結

2020-05-30 15:01:25

原创 System Verilog視頻學習筆記（7）- OOP-Virtual Interface

OOP-Virtual Interface（面向對象-虛接口）內容來自啓芯-System Verilog視頻 ==============================================================

2020-05-30 15:01:25

254

原创【HDL系列】乘法器(6)——Radix-4 Booth乘法器

目錄一、Radix-4 Booth乘法器原理二、Verilog設計一、Radix-4 Booth乘法器原理上文中介紹了基2 Booth乘法器，本文繼續介紹基4 Booth乘法器。對於N比特數B來說： N比特數B，將其展開，其中

2020-05-30 15:01:15

原创 System Verilog視頻學習筆記（11）- Functional converage

Functional converage（功能覆蓋率）內容來自啓芯-System Verilog視頻 ============================================================== 目錄結

2020-05-30 15:01:04

原创卷積碼譯碼之維特比譯碼算法（Viterbi decoding algorithm）

卷積碼譯碼之維特比譯碼算法（Viterbi decoding algorithm）本文主要介紹了卷積碼的一種譯碼方法——維特比譯碼(Viterbi decoding)。關鍵詞：卷積碼譯碼維特比譯碼算法

2020-05-30 15:01:04

147

原创【HDL系列】乘法器(5)——Radix-2 Booth乘法器

一、Booth乘法器原理 Booth算法可以減少乘法運算中加法/減法次數，是二進制乘法補碼運算的高效算法。我們已經很熟悉，在乘法運算中包含2部分：（1）：生成部分和；（2）部分和累積而Booth算法可以減少部分和個數和加速累積，在

2020-04-26 20:44:15

原创【HDL系列】半減器、全減器和減法器原理和設計

目錄一、半減器二、全減器三、減法器四、Verilog設計減法器可由基礎的半減器和全減器模塊組成，或者基於加法器和控制信號搭建。定義N比特被減數X，減數Y,差爲D（difference）；來自低比特借位Bi，向高比特借位Bi+

2020-03-12 23:58:51

3190