原创 Verilog的$readmemb和$readmemh簡介和使用
$readmemx的格式： 這兩個系統任務用來從文件中讀取數據到存儲器中。可以在仿真的任何時刻被執行使用，使用格式共六種： $readmemb("<數據文件名>",<存貯器名>) $readmemb ("<數據文件名>",<存貯器名>,<
2020-05-18 21:52:33
原创 FPGA USB串口通信（二）結束
目錄 四、設計輸入 五、仿真測試 六、下板測試 1.PC向FPGA發送數據 2.FPGA向PC發送數據 總結 四、設計輸入 如圖所示思維導圖，其中包含設計的狀態、功能設計、以及信號設計，根據此設計，寫出代碼。 1.主模塊：例化按鍵模塊
2020-04-14 08:28:38
5
原创 FPGA USB串口通信（一）
目錄 一、Uart串口原理 1.串口通信協議簡介 2.串口的物理層和協議層 2.1物理層 2.2協議層 二、實驗平臺 三、實驗要求 一、Uart串口原理 1.串口通信協議簡介 串行接口簡稱串口，也稱串行通信接口或串行通訊接口（通常
2020-04-14 08:28:38
7
原创 FPGA SDRAM接口設計（二） 庖丁解牛1
目錄 SDRAM—IS42S16400F功能描述： 總體描述： 大體工作過程： 引腳功能介紹： SDRAM—IS42S16400F功能描述： 總體描述： 64Mb SDRAM是一個高速CMOS，動態設計用於3.3V的隨機存取存儲器，可存儲
2020-04-14 08:28:38
1
原创 SDRAM接口設計（一） 初窺門徑
SDRAM簡介： 同步動態隨機存取內存（synchronous dynamic random-access memory，簡稱SDRAM）是有一個同步接口的動態隨機存取內存（DRAM），可以實現數據的存儲和讀取。這裏主要注意的是同步、動態
2020-03-31 01:49:00
1
原创 FPGA Verilog編譯報錯：Number of processors has not been specified which may cause overloading on shared
錯誤信息： FPGA在寫Verilog時編譯報錯，具體錯誤信息如下： Warning (18236): Number of processors has not been specified which may cause overloa
2020-03-24 20:46:45
原创 FPGA Verilog編譯時警告Warning (10230): truncated value with size 32 to match size of target (3)
完整警告： Warning (10230): Verilog HDL assignment warning at digital_clock.v(75): truncated value with size 32 to match siz
2020-03-15 11:47:47
73