原创 linux中如何通過echo輸出!(歎號)? -bash: !": event not found
linux中如何通過echo輸出!(歎號)? -bash: !": event not found 例如 #!/bin/bash echo "hello world!" 會報錯 -bash: !": event not found 但
2020-07-02 03:31:04
4
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（一）
MII 10M/100M 10Mbps=2.5MHz*4bit 100Mbps=25MHz*4bit RMII 10M/100M 10Mbps=5MHz*2bit 100Mbps=50MHz*2bit SMII 串行10M/100M 10
2020-07-02 03:31:04
9
原创 黑電平校正、FPN校正、平場校正、白平衡校正
黑電平校正、FPN校正、平場校正、白平衡校正，這四種校正，雖然形成原理和操作方式有不同，但是在實際應用中，經常是交叉的，尤其是在硬件實現時，出於速度以及資源的考慮，會融合起來做，或者使用一種暴力簡單的方式來達到效果，在大多數應用場合，並不
2020-07-02 03:31:04
原创 -bash: ./test0.sh: /bin/bash^M: bad interpreter: 沒有那個文件或目錄
[yan_bingqing@FPGAT630 shell_test]$ chmod +x ./test0.sh [yan_bingqing@FPGAT630 shell_test]$ ./test0.sh -bash: ./test0.s
2020-07-02 03:31:04
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（二）
下面講PMA/PCS具體代碼實現和原理： PMA字對齊：Serial data must be aligned to symbol boundaries before it can be used as parallel data. To
2020-07-02 03:31:04
4
原创 光網絡以太網端口屬性功能介紹(轉)
2.5 以太網物理層 根據ISO的OSI七層參考模型，物理層規定了兩個設備之間的物理接口，以及該接口的電氣特性，規程特性，機械特性等內容。以太網技術在20多年中不斷髮展，產生了多種技術標準。包括10Base5、10Base2
2020-04-21 08:19:59
原创 光網絡以太網端口屬性功能介紹(轉)
https://forum.huawei.com/enterprise/zh/thread-375981.html 端口使能 爲了提高產品的性能，防止微碼接收和處理一些非業務數據，要求單板提供一個可以配置MAC端口“使能/禁止”的設置。M
2020-04-21 08:19:59
原创 光網絡以太網端口屬性功能介紹(轉)
2.3 全雙工以太網 把雙絞線作爲以太網的傳輸介質不但提高了靈活性和降低了成本，而且引入了一種高效的運行模式——全雙工模式。所謂全雙工，就是數據的發送和接收可以同時進行，互不干擾。傳統的網絡設備HUB是不支持全雙工的，因爲H
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（三.1）
狀態機： 方向 發送內容 | K28.5 RD爲-1 is_k爲1 | 檢測完成配置後，發送I2有序集 | 發送4個不同類型
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（二.4）
decode 8b/10b 代碼更簡單，因爲對應關係簡單： module decode_8b10b( input clk, input rst, input [0:9] d10, output
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（二.2）
// calculate the running disparity after the 5B6B block encode 根據輸入的rd和數據5b，計算出6b輸出 always@(posedge clk) begin
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（三.2）
接下來介紹發送部分，也分爲兩個端口需要模擬，一個是模擬對端的PCS/PMA通過txp/txn串行線收到數據後解串解碼解幀並校驗數據；另一個是模擬MAC向IP的GMII接口發送以太網幀； 模擬MAC寫GMII： 等待配置完成後，通過GM
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（一.5）
前面講的都是CRC的FPGA實現，但是，在實際使用中，運算週期太多，是不滿足要求的，只有一個運算週期纔可以應用於工程中，爲了實現單週期CRC並行計算，比如 CRC32的32個bit同時計算，有人開發出一種方法，這種方法有verilog代碼
2020-04-21 08:19:59
原创 FPGA IMPLEMENT 1Gb/10Gb ETH（四.2 MAC）
tri_mode_ethernet_mac_0_frame_typ.v中的frombits和tobits是存數組和取數組的函數，用來發送數組和校驗數組； CRC是與待校驗數組的序列順序有關的，所以在basic_pat_gen模塊中把DA和
2020-04-21 08:19:59