原创 RISC CPU結構
什麼是CPU？ CPU 即中央處理單元的英文縮寫，它是計算機的核心部件。計算機進行信息處理可分爲兩個步驟： 將數據和程序（即指令序列）輸入到計算機的存儲器中。 從第一條指令的地址起開始執行該程序，得到所需結果，結束運行。CPU的
2020-06-20 17:53:19
原创 用Verilog HDL語言設計可綜合的狀態機的指導原則
用Verilog HDL語言設計可綜合的狀態機的指導原則: 因爲大多數FPGA內部的觸發器數目相當多，又加上獨熱碼狀態機（ one hot state machine)的譯碼邏輯最爲簡單， 所以在設計採用FPGA實現的狀態機時往往
2020-06-20 17:53:19
原创 狀態機的置位與復位
1.狀態機的異步置位與復位 異步置位與復位是與時鐘無關的.當異步置位與復位到來時它們立即分別置觸發器的輸出爲1或0，不需要等到時鐘沿到來才置位或復位。把它們列入always塊的事件控制括號內就能觸發always塊的執行，因此，當它
2020-06-20 17:53:19
原创 Fpga小白報道
FPGA 小白來報道了， 時光易逝，作爲一個大四學生再來重新的學習fpga系列，應該不算晚吧。 自2016年入學以來，到現在2019年11月10號，時間如此匆匆晃過，回憶起大學的學習和過程，期間充滿着興趣和樂趣，對fpga也一直念
2020-06-20 17:53:19
原创 可綜合風格的Verilog HDL模塊實例
可綜合風格的Verilog HDL模塊實例： 1. 組合邏輯電路設計實例 [例1] 八位帶進位端的加法器的設計實例（利用簡單的算法描述） module adder_8(cout,sum,a,b,cin); output cout
2020-06-20 16:48:36
原创 Verilog 語法知識1
學習的參考資料是夏宇聞的《veirlog經典教程》第三版，可能剛看這本書有點迷糊，但我覺得有從語言基礎的同學學起來還是能看懂的。這裏我列舉了自己學習覺得應該注意的地方。 Verilog HDL的基本語法 1 1.變量：變量即在程序
2020-06-20 16:48:36
1
原创 時序邏輯電路設計實例
時序邏輯電路設計實例： [例1]觸發器設計實例 module dff( q, data, clk); output q; input data, clk; reg q; always @( posedge clk )
2020-06-20 16:48:36
原创 基本運算邏輯和它們的Verilog HDL 模型
前言： 複雜的算法數字邏輯電路是由基本運算邏輯、數據流動控制邏輯和接口邏輯電路所構成的，對基本運算邏輯的深入瞭解是設計複雜算法邏輯系統電路結構的基本功。這部分知識應該是數字系統和計算機結構課程講述的內容，爲了能熟練地把學過的基礎知
2020-06-20 15:39:44
原创 基本運算邏輯和它們的Verilog HDL 模型
4.多路器 多路選擇器（Multiplexer）簡稱多路器，它是一個多輸入、單輸出的組合邏輯電路，在數 字系統中有着廣泛的應用。它可以根據地址碼的不同，從多個輸入數據中選取一個，讓其 輸出到公共的輸出端。在算法電路的實現中多路器常
2020-06-20 15:39:44
原创 有限狀態機和可綜合風格的Verilog HDL
有限狀態機 有限狀態機是由寄存器組和組合邏輯構成的硬件時序電路，其狀態（即由寄存器組的1和0的組合狀態所構成的有限個狀態）只可能在同一時鐘跳變沿的情況下才能從一個狀態轉向另一個狀態，究竟轉向哪一狀態還是留在原狀態不但取決於各個輸入
2020-06-20 15:39:44
原创 設計練習
前言： 通過一個多月的學習和複習，現在對FPGA又有一個認識，在以前的基礎上又更上了一步，個人認爲夏宇聞講的這本書，對於初學者學習還是有些難度的，幸好以前有些基礎，不然看起來還是有些喫力的。 在前面學習的基礎上，通過練習，一定能逐
2020-06-20 15:39:44
原创 Verilog 語法知識2
Verilog 語法知識2 5.順序塊（關鍵字begin and） 順序塊有以下特點： 塊內的語句是按順序執行的。 每條語句的延遲時間是相對於前一條語句的仿真時間而言的。 直到最後一條語句執行完，程序流程控制才跳出該語句塊。
2020-06-20 15:39:44
原创 Verilog 語法知識3
Verilog 語法知識3 11.結構體說明語句，Verilog語言中的任何過程模塊都從屬於以下四種結構的說明語句。 initial說明語句 always說明語句 task說明語句 function說明語句 注意：initia
2020-06-20 15:39:44
原创 智能汽車發展
一. 5G車聯網對自動駕駛技術發展的影響 基於專用短程通信（Dedicated Short RangeCommunications, DSRC）的車聯網技術存在一些不足之處，基於 5G 網絡的車聯網技術可以提供更快的傳輸速率，對
2020-06-20 15:39:44
原创 matlab 實現圖像找不同
clc; close all; clear all; file_path='文件路徑'; img_path_list=dir(strcat(file_path,'*jpg'));%獲取文件 img_num = length(img
2020-05-10 03:54:42