原创 國產EDA工具Robei與Quartus ii聯合使用(及在Rrobei設計中一些小技巧)

背景: 集成電路設計軟件目前在世界上只有幾家公司在做,普遍分佈在歐美等國家,中國的集成電路設計軟件長期依賴於盜版和進口。“工欲善其事,必先利其器”,中國要想大力發展集成電路產業,首先要有自主知識產權的集成電路設計工具。Robei

原创 ZYNQ:GPIO、MIO、EMIO 簡潔筆記(含實驗程序)

概述:最近開始學習ZYNQ的嵌入式部分,在這裏對 GPIO,MIO,EMIO 做一個簡單整理,並做一個通過使用 GPIO 外設通過 MIO 控制 PS 端的 LED的簡單實驗,後面會補上AXI部分筆記。本文章參考了Xilinx官方

原创 異步FIFO(內有Verilog設計及仿真激勵代碼)

前言: FIFO本質爲RAM,分爲同步FIFO(SCFIFO)和異步FIFO(DCFIFO),前者讀寫用同一個時鐘信號,後者則使用雙時鐘讀寫。不過同步FIFO實際運用中較爲少(可用做數據緩存),一般多用異步FIFO,因爲在FPGA

原创 機電學生寫給十年後自己的一封信

標題:機電學生寫給十年後自己的一封信 十年後的自己: 當你拆開這封信的時候,是不是和現在一樣是一個失眠的夜晚?天氣很悶熱,家裏人都睡着了,沒有人和你說話,能聽到的只是身旁立扇發出的沙沙聲。沒有點燈,看着眼前的屏幕,你陷入了沉思…