原创 Vivado2018.3+Questa sim10.4e聯合仿真新建工程及仿真基本流程
Vivado2018.3+Questa sim10.4e聯合仿真新建工程及仿真基本流程打開Vivado軟件Create ProjectAdd SourcesCreate simulation soucrceRun Simulati
2020-05-17 19:12:11
1
原创 基於FPGA的DDS信號發生器的設計仿真
基於FPGA的DDS信號發生器的設計仿真產生正弦波sin信號的mif文件建立工程並調用ipcore主要思路仿真仿真結果 本文主要介紹利用FPGA和matlab實現任意頻率信號發生器的功能，並進行仿真，使用Quartus Ⅱ+mod
2020-05-17 19:12:10