原创 百度網盤上傳文件超過4G,只需一個工具即可免費上傳

問題: 原理:通過BitComet工具,轉換文件格式使其尺寸變小 一、安裝BitComet工具(中文叫:比特彗星) 安裝包(便捷下載通道):https://wwa.lanzous.com/iyTvrdlorvg PS:當然,你也可以自己

原创 【軟件工程習題(含參考答案)】總複習

60多道題總複習題(含參考答案),希望對大家的軟件工程期末複習有幫助,你值得收藏!(#^.^#) 第一題:名詞解釋 1、極限編程 (Extreme programming) 答:極限編程,把好的開發實踐運用到極致,是一種典型的開發方式。

原创 【Allegro—碰到的坑及解決方案】

一、彈出 “No product licenses found,exiting.Use program-help for list of” 原因分析:破·解 未成功,其中,‘PoJie’未成功有可能是你安裝和‘PoJie’過程沒按步驟的來

原创 【吐血整理!20個CC0正版素材網站,值得珍藏】自媒體視頻創作者必備

分享一篇好文章! 轉載文章:吐血整理!視頻創作者必備的20個正版素材網站 原文鏈接:https://mp.weixin.qq.com/s/B5C5JQVMmu2RN-1TTd013 目錄 前言 爲什麼要用正版素材? CC0,是什麼?

原创 紅帽初級認證RHCSA考試環境——供實驗練習

RHCSA Server環境(可統計答對情況) + 考生端環境(client用於考生操作答題) 鏈接: https://pan.baidu.com/s/1O5I6rtSqetMK5iNUdnxmAA  提取碼: 2r8q   如何使用

原创 【Verilog設計—Testbench仿真】基礎知識,應知應會

一、testbench基本結構 通常,testbench沒有輸入與輸出端口,應包括信號或變量定義、產生激勵波形語句、例化設計模塊以及監控和比較響應輸出語句。 module test_bench; //信號或變量定義聲明

原创 Verilog設計—簡易LED數字時鐘

文章目錄 設計方案概述 1、分頻器模塊設計 2、計數器模塊設計 3、LED顯示模塊設計 4、頂層模塊設計(更新中) 設計方案概述 系統設計框圖 本任務設計了一個簡易數字鐘,能實現小時、分鐘和秒的計時及顯示,其中,通過控制時、分和秒實現

原创 【Modelsim仿真】怎麼顯示模擬信號格式的波形(比如正弦波波形圖等等)

2019-12-31 跨年夜,真​​​​​熱鬧! 右鍵需要觀察的變量後,進行如下兩個步驟即可: ①【Radix】——>【Decimal】;    ②【format】——>【Analog (automatic)】; 如下圖:

原创 【瀏覽器-無法訪問】ERR_TUNNEL_CONNECTION_FAILED(您所請求的網址(URL)無法獲取)、ERR_CONNECTION_TIMED_OUT

  或 ERR_CONNECTION_TIMED_OUT 朋友開發的平臺:託管微信號,每天自動賺個早餐錢! 託管微信號自動賺錢: http://z.weiwee.com/Register.aspx?inviter=xinso

原创 【軟件工程習題(含參考答案)】面向對象章節

第一題: 面向對象設計應該遵循哪些準則? 簡述每條準則的內容,並說明遵循這條準則的必要性。 答: 面向對象設計準則: 1、模塊化;把程序整體劃分成一個個獨立命名且可獨立訪問的完成單個子功能的模塊。採用模塊化,軟件結構清晰,不僅容易設計也

原创 【交換機的高級特性、RSTP和MSTP】交換理論測試題(已糾完錯)

考覈內容: 一、交換機高級特性(1、MUX-VLAN;2、端口隔離;3、端口安全) 二、RSTP(1、相對於STP的改進;2、加快收斂的機制)、MSTP 單選題 1、以下關於鏈路聚合的描述內容,錯誤的是( D ) A、鏈路聚合模式可以分爲

原创 【二進制碼轉換爲BCD碼,Verilog代碼實現】讓你看一遍就明白

8421-BCD碼 0 0000 1 0001 2 0010 3 0011 4 0100 5 0101 6 0110 7 0111 8 1000 9 100

原创 Windows電腦突然藍屏(屏幕全藍,沒有一個字)解決方法!

原因分析:強制結束Windows資源管理器任務,導致explorer.exe進程停止運行 解決方法:任務管理器——>文件——>運行新任務——explorer.exe 或 EXPLORER.EXE 詳細步驟如下圖: 、 確定之後,2秒後屏