4、PCB 簡要設計
關於對原理圖或者說是對整個項目的編譯，這一步是爲生成網絡表，做準備工作，在 project，project options 中打開下圖
4.1 DRC 規則
對於電氣規則方面，我在網上搜索了些註解，以供參考:
Violations Associated with Buses 有關總線電氣錯誤的各類型（共 12 項）
bus indices out of range 總線分支索引超出範圍
Bus range syntax errors 總線範圍的語法錯誤
Illegal bus range values 非法的總線範圍值
Illegal bus definitions 定義的總線非法
Mismatched bus label ordering 總線分支網絡標號錯誤排序
Mismatched bus/wire object on wire/bus 總線 / 導線錯誤的連接導線 / 總線
Mismatched bus widths 總線寬度錯誤
Mismatched bus section index ordering 總線範圍值表達錯誤
Mismatched electrical types on bus 總線上錯誤的電氣類型
Mismatched generics on bus (first index) 總線範圍值的首位錯誤
Mismatched generics on bus (second index) 總線範圍值末位錯誤
D： violations associated with nets 有關網絡電氣錯誤（共 19 項）
adding hidden net to sheet 原理圖中出現隱藏網絡
adding items from hidden net to net 在隱藏網絡中添加對象到已有網絡中
auto-assigned ports to device pins 自動分配端口到設備引腳
duplicate nets 原理圖中出現重名的網絡
floating net labels 原理圖中有懸空的網絡標籤
global power-objects scope changes 全局的電源符號錯誤
net parameters with no name 網絡屬性中缺少名稱
net parameters with no value 網絡屬性中缺少賦值
nets containing floating input pins 網絡包括懸空的輸入引腳
nets with multiple names 同一個網絡被附加多個網絡名
nets with no driving source 網絡中無驅動源
nets with only one pin 網絡只連接一個引腳
nets with possible connection problems 網絡可能有連接上的錯誤
signals with multiple drivers 重複的驅動信號
sheets containing duplicate ports 原理圖中包含重複的端口
signals with load 信號無負載
signals with drivers 信號無驅動
unconnected objects in net 網絡中的元件出現未連接對象
unconnected wires 原理圖中有沒連接的導線
E：Violations associated with others 有關原理圖的各種類型的錯誤 (3 項 )
1、No Error 無錯誤
2、Object not completely within sheet boundaries 原理圖中的對象超出了圖紙邊框
3、Off-grid object 原理圖中的對象不在格點位置
F：Violations associated with parameters 有關參數錯誤的各種類型
1、same parameter containing different types 相同的參數出現在不同的模型中
2、same parameter containing different values 相同的參數出現了不同的取值
Ⅱ、Comparator 規則比較
A：Differences associated with components 原理圖和 PCB 上有關的不同 ( 共 16 項 )
◆ Changed channel class name 通道類名稱變化
◆ Changed component class name 元件類名稱變化
◆ Changed net class name 網絡類名稱變化
◆ Changed room definitions 區域定義的變化
◆ Changed Rule 設計規則的變化
◆ Channel classes with extra members 通道類出現了多餘的成員
◆ Component classes with extra members 元件類出現了多餘的成員
◆ Difference component 元件出現不同的描述
◆ Different designators 元件標示的改變
◆ Different library references 出現不同的元件參考庫
◆ Different types 出現不同的標準
◆ Different footprints 元件封裝的改變
◆ Extra channel classes 多餘的通道類
◆ Extra component classes 多餘的元件類
◆ Extra component 多餘的元件
◆ Extra room definitions 多餘的區域定義
B：Differences associated with nets 原理圖和 PCB 上有關網絡不同（共 6 項）
◆ Changed net name 網絡名稱出現改變
◆ Extra net classes 出現多餘的網絡類
◆ Extra nets 出現多餘的網絡
◆ Extra pins in nets 網絡中出現多餘的管腳
◆ Extra rules 網絡中出現多餘的設計規則
◆ Net class with Extra members 網絡中出現多餘的成員
C：Differences associated with parameters 原理圖和 PCB 上有關的參數不同（共 3 項）
◆ Changed parameter types 改變參數類型
◆ Changed parameter value 改變參數的取值
◆ Object with extra parameter 對象出現多餘的參數
這些規則設置有利與查找你在繪製 原理圖時出現的問題，同時建議提高必要的規則等級，例如在violations associated with nets 這個項目欄內，floating net labels 原理圖中有懸空的網絡標籤這項改爲 error，這樣在你放置網絡標號時如果沒有放置到電氣柵格上時，會自動報警出現提示，有利於發現我們的錯誤。
對於規則部分，只有不斷的編譯，查錯，隨經驗的積累，你會調整出自己認爲完備的格式。
接下來就是對原理圖的 DRC 測試，快捷鍵位 C+C，project 菜單的第一項即使，如果頁面沒有彈出 Message 的內容，可在右下角，System 中找到 Message，查閱編譯信息，完成編譯後將數據導入到 PCB 環境中，在菜單中 Design 選項中執行 Updata PCB document to ***.PcbDoc 中，顯示下圖
編譯過程顯示上圖
將 only show Error 打鉤，顯示下圖，主要是因爲元器件 J1 沒有封裝，回到原理圖，用快捷鍵 J+C 找到元件，雙擊元件，在 footprint 中添加相應的封裝，
4.3 編譯中出現錯誤，缺少封裝
再次執行 Updata PCB document to ***.PcbDoc 中，顯示下圖，可以看到的是圖中的 ERRORy已經沒有。
4.4 添加封裝重新導入
在 pcb 中會顯示下圖，可以看到不同 room 中，已經導入了相應的元件，接下來就是對 PCBh環境中的規則設置。
4.5 完成導入
單擊鍵盤 L 鍵彈出如圖對話框，你可以去掉一些不必要的顯示，以及修改相應的顏色，如Drill Guide 層顯示，Drill Drawing 層顯示。去掉的方法就是將 show 對應的對號去掉。
4.6 關於操作層的顯示
設置 PCB 板子的邊界，在這一步，主要是爲了每次啓動 AD10 軟件，可以將原件直接顯示在中央，我主要介紹下快捷鍵操作，E+O+S 是座標原點的設置（將輸入法切換在英文格式），將 PCB 層切換在 Keep-out layer（切換方法，一種是小鍵盤區的 * 鍵，一種是用鼠標單擊工作窗口的 Keep-out layer）, 接着繪製邊框，快捷鍵 P+L，繪製，完了放置尺寸標註。放置尺寸標註的方法有多種，這裏說最直接的方法，P+D+D 快捷鍵，然後就從邊框端點繪製。完成如下圖，
4.7 工作區域的設置
接着用快捷鍵 D+S+R 繪製 pcb 的編輯環境，沿着左邊原點繪製邊界線，這樣就生成下圖的，黑色的就是將來放置原件和佈線的區域，當然可以將這個區域繪製成任何希望的形狀，在繪製過程中用 Shift + 空格在控制邊界形狀，如果要繪製圓形，以及鏤空部分 PCB 工作區，則直接在 Keep-out layer 工作層繪製閉合區域，將來在機械加工的時候，PCB 板中閉合的區域就可以被切割掉，當然在機械層做這樣的處理更爲合理，但是好多加工廠建議之間在 Keep-out layer 繪製鏤空去，這和最終的 GERBER 文件生成有關，可以減少層數，成本低，效率會高些。
鼠標拖動 room 將原件移動到工作區域附近。
4.8 移動 room
接下來談談對 room，有的繪圖直接將 room 刪掉，個人習慣吧，我常將 room 放大，使其涵蓋工作的編輯區，然後將其隱藏，在需要的時候再將其顯示出來，對與 room 的隱藏，快捷鍵 L，單擊 Show/Hide ，然後彈出下圖（截圖爲其局部）。常用的如 Polygons，strings，room，這些
4.9 部分元素的顯示和隱藏
4.10 拖動後的 room 將編輯區包涵在內
在原件 pin 間距小於默認值，會出現綠色的警告，這就引出了關於 PCB 佈局佈線的規則設置問題。
4.11 電氣規則錯誤報警
PCB 規則的設置，在約束是 PCB 佈局佈線起着很重要的作用，不同的行業規則也是有很大差異的，雖然都是電子，但對於電源設計，高頻信號設計等規則也是不同的。
PCB 中的規則設置在佈局佈線的前，需要對一些設計做具體的規則約束，想元件間間距，導線寬度，鋪銅連接方法等
4.12 電氣規則設置
4.2 佈線規則設置與驗證
在這裏新添加 Clearance_1 規則，添加方法在 Clerance 中右擊，點擊 New rule，在右邊的方框裏點擊 Advanced 接着點擊 Query Helper，找到 IsRegion，添加，也可以直接輸入，這項是設置關於鋪銅的與元件，導線間的間距，當鋪的爲網格通，IsRegion 不能起到約束作用，需要填寫 InPoly。
4.13 間距設置
在佈線時，不同的信號線的寬度不一樣的，同時與 板子銅箔的厚度有關，通常爲盎司來，0.5盎司的厚度的銅箔，40mil 走的電流爲約 1A,
4.14 線寬範圍設置
對於過孔，通常內外徑之差不要小於 8mil，過小不利於加工處理，通常爲 12*20，12*24，16*32，28*50 等，必要時可以做的更大，
4.15 過孔設置
4.16 機械空的設置
4.17 過孔鋪銅的連接，選取的 Dircet Connnect
4.18 器件絲印間距
4.19 元件間的高度
以上爲一些基本的設置，當然對於一些特殊的，需要進行特殊的設置，比如對於某些管腳需要直接連接，或者某些網絡需要保持特殊的間距，這時候需要添加特殊規則，其實這些規則僅僅是個指令，例如將 GND，添加在爲直接連接，如下圖 4.20。在類似的我們可以將做更多靈活的設定。
4.20 添加 InNet（'GND'）
4.21 完成設置後保存，警告消除
接下來說下全局修改，這也是一個很實用的方法，例如我們想把整體的絲印改爲自己需要的大小，將某一類焊盤加大，或者對所有過孔蓋油，而且這種方法同樣實用與原理圖設計，在原理圖設計中如果有混合的 GND,AGND,DGND，如果有隱藏，可以通過這個全局讓其顯示，總之是個很方便的操作。下面以絲印爲例
點擊絲印，鼠標右擊，Find Similar Objects 其中，
4.22 Texl Height 60mil same
4.23 修改 Texl Height 40mil width7mil，
點解鍵盤 Enter，完成操作，如果絲印未修改，就去查看你在這個操着過程中，是否漏掉選項，select matched 選項打勾才行的。
4.24 select matched
在放置元件時，有時候雙面都要放元件，或者方向需要改變的時候，雙擊元件見 4.25 修改 Layer，頂層或者底層，Rotation，元件的方向設置
4.25 元件方向，層的設置
4.26 設置後的元件，注意絲印的位置需要整理
調整前的元件，如圖 4.27 快捷鍵 A+A
4.27 元件任意位置
4.28 設置需要對齊的方向，Bottom
4.29 底邊對齊
在佈局完成後就是佈線，佈線注意線寬，以及過孔，常用 * 來改變佈線層，並放置過孔，在放置過程中按 Tab 鍵，修改線寬，過孔的大小，對於一些佈線規則，會在最後補充加以詳細說明
添加淚滴 T+E
4.30 add tear
快捷鍵 P+G 顯示鋪銅，鋪銅有實體銅和網格通，當板子受熱不均，用網格，常用的還是實體銅，網格可以防範受熱不均鼓起的現象，Solid 實體的，Hatched 網格，網路名和層這個根據需要設置連接網絡，Conncet to Net , 將相同的銅連一起同時去掉死銅，Pour Over All same Net Objects選取 Remove Dead Copper,
4.31 鋪銅
鋪銅前後對比
4.32 銅層顯示
4.3 關於內電層
圖爲添加內電層
概念：正片和負片是底片的兩種不同類型。
正片：簡單地說就是，在底片上看到什麼就有什麼。
負片：正好相反，看到的就是沒有的，看不到的就是有的。
正片：優點是所見所的，有比較完善的 DRC 檢查。
正片：一般是我們講的 pattern 製程 , 其使用的藥液爲鹼性蝕刻正片若以底片來看 , 要的線路或銅面是黑色的 , 而不要部份則爲透明的 , 同樣地經過線路製程曝光後 , 透明部份因幹膜阻劑受光照而起化學作用硬化 , 接下來的顯影製程會把沒有硬化的幹膜沖掉 ,*****接着是鍍錫鉛的製程 , 把錫鉛鍍在前一製程 ( 顯影 ) 幹膜沖掉的銅面上 , 然後作去膜的動作 ( 去除因光照而硬化的幹膜 )*****, 而在下一製程蝕刻中 , 用鹼性藥水咬掉沒有錫鉛保護的銅箔 ( 底片透明的部份 ),
剩下的就是我們要的線路 ( 底片黑色的部份 )…--> 下製程
負片：一般是我們講的 tenting 製程 , 其使用的藥液爲酸性蝕刻，負片是因爲底片製作出來後 , 要的線路或銅面是透明的 , 而不要的部份則爲黑色的 , 經過線路製程曝光後 , 透明部份因幹膜阻劑受光照而起化學作用硬化 , 接下來的顯影製程會把沒有硬化的幹膜沖掉 ,於是在蝕刻製程中僅咬蝕幹膜沖掉部份的銅箔 ( 底片黑色的部份 ), 而保留幹膜未被沖掉屬於我們要的線路 ( 底片透明的部份 )…--> 下製程
添加後的用快捷鍵 L，可以看到內電層
在實際佈線上，電源層使用負片，會帶來很多便捷，但是有的公司會要求電源層也用正片來處理，因爲負片在的邏輯與平時佈線相反，如果沒有劃分好負片網絡很可能出現死銅，這對整個板子信號會帶來影響的。尤其是電源層出現多個電源，在整個板子有 1，2V，2.5V,3.3V,5V 數模混合電源，容易導致電源分割失誤、在分割時採用 P+L 劃分不同網絡的區域。
4.4 3D 試圖觀察，快捷鍵 2，3 分別進入 2 維和 3 維，之間進行切換
4.33 3D 圖
圖形方法，查看絲印是否與焊盤重疊，一旦重疊，生產出來後影響焊接，放大方法用 PgUp 鍵，或者滾輪，
4.34 放大 3D 圖
在查看過程中點擊 L 鍵可以修改層的顏色，
4.35 圖層顏色修改
快捷鍵 T+D+R 設計規則測試，測試後顯示爲下圖，表明元件連接正常。如果有錯誤，需要修改，知道完成。需要說明的是，這一步的操作可以放在調製絲印前進行。
4.36 完成規則測試
4.5 手動佈線的常識
首先補充下關於電路板層次的知識
下面的這些摘自網絡，網絡也是個學習的資源、這裏講的是 protel99 的，altium 之是其升級版而已。
一、Signal Layers( 信號層 )
Protel99 提供了 16 個信號層：Top （頂層）、Bottom（底層）和 Mid1-Mid14（14 箇中間層）。
信號層就是用來完成印製電路板銅箔走線的佈線層。在設計雙面板時，一般只使用 Top（頂層）和 Bottom（底層）兩層，當印製電路板層數超過 4 層時，就需要使用 Mid（中間佈線層）。
二、Internal Planes( 內部電源 / 接地層 )
Protel99 提供了 Plane1-Plane4（4 個內部電源 / 接地層）。內部電源 / 接地層主要用於 4 層以上印製電路板作爲電源和接地專用佈線層，雙面板不需要使用。
三、Mechanical Layers( 機械層 )
機械層一般用來繪製印製電路板的邊框（邊界），通常只需使用一個機械層。有 Mech1- Mech4（4 個機械層）。
四、Drkll Layers( 鑽孔位置層 )
共有 2 層：“Drill Drawing”和“Drill Guide”。用於繪製鑽孔孔徑和孔的定位。
五、Solder Mask( 阻焊層 )
共有 2 層：Top（頂層）和 Bottom（底層）。阻焊層上繪製的時印製電路板上的焊盤和過孔周圍的保護區域。
六、Paste Mask( 錫膏防護層 )
nbsp; 共有 2 層：Top（頂層）和 Bottom（底層）。錫膏防護層主要用於有表面貼元器件的印製電路板，這時表帖元器件的安裝工藝所需要的，無表帖元器件時不需要使用該層。
七、Silkscreen( 絲印層 )
共有 2 層：Top（頂層）和 Bottom（底層）。絲印層主要用於繪製文字說明和圖形說明，如元器件的外形輪廓、標號和參數等。
八、Other( 其它層 )
共有 8 層：“Keep Out（禁止佈線層）”、“Multi Layer（設置多層面）”、“Connect（連 接層）”“DRC Error（錯誤層）”、2 個“Visible Grid（可視網格層）”“Pad Holes（焊盤孔層）”和“Via Holes（過孔孔層）”。其中有些層是系統自己使用的如 Visible Grid（可視網格層）就是爲了設計者在繪圖時便於定位。而 Keep Put（禁止佈線層）是在自動佈線時使用，手工佈線不需要使用。
對於手工繪製雙面印製電路板來說，使用最多的是 Top Layers（頂層銅箔佈線）、Bottom Layers（底層銅箔佈線）和 Top Silkscreen（頂層絲引層）。每一個圖層都可以選擇一個自己習慣的顏色，一般頂層用紅色、底層用藍色、文字及符號用綠色或白色、焊盤和過孔用黃色
對於整個電路板，EMC 和 EMI 在很大程度上受元件的佈局影響，大的公司有專門的PLAYOUT ENGINEER,作爲普通的電子工程師，在方面的也應該充分重視，對於佈局佈線，規則太多了，不同的板子，高速信號射頻板，與大功率電源板，以及模擬板，數字板，混合信號板，都是有很大差異的。對於這方面的網上有大量的總結，很值得借鑑。
對於電源部分的處理
爲降低電源噪聲的影響，對電源有時會加差模抑制和共模抑制的扼流圈，當然 TVS 抑制，RC濾波都有的，在佈局是大多時候靠近接線端子，佈線儘量寬，同時減少地的繞行。平時保證餘量的情況下，40mil 走 1A 的電流，當然了，線的標準時按 0.5 盎司 / 英寸來估算的，具體的須參照實際設計的材質。
電源迴路問題
對於信號的傳導，大體上分兩個路徑，一個是沿實際連線，另一個是輻射，而構成迴路時，信號沿着阻抗最低的路徑返回，而不是阻值最低，而阻抗最經，路徑最短，這樣，信號有時出現繞行，而繞行時即會干擾別的信號，如果繞行路徑不當，也會被別的信號干擾，總是EMC 是 PCB 佈局佈線經常討論的話題。
對於線寬，線間距
對於線寬，首先是瞭解加工工藝的最小寬度，避免自己設計的 PCB 無法加工，通常用到的爲10mil，基本上都大於 4mil，而電源部分，情況允許就用單獨的電源層進行設計，獨立的電源地層爲信號提供很好的返回路徑。對於線建議，一般的 3w,5w 原則，w 指的是導線寬度。3w 可以降低相鄰信號 70% 的串擾吧，實際也沒做過測試，當然，對於高速信號，線間距還是有要求的，
對於差分對信號
對於查分信號，有時需要控制阻抗，這樣，查分走線寬度和正負信號之間的間距也可以用軟件計算的得出，同時，差分對於差分對之間的間距也儘量大於 3 倍以上的差分對間距，差分對之間相互抵消，降低的是差模干擾，對外的主要是共模干擾。
對模數字信號
模擬信號算是敏感信號，而數字信號抗干擾能力相對強些，在同一塊 PCB 上佈局時，將數模分開，降低數字信號對模擬信號的干擾，有時會用到隔離電路，降低數模信號之間的串擾。
總之，對於高電壓，電路板需要開槽，加大爬電距離等。對於不同行業的 PCB 設計都有不同的規定，這裏只是類舉，感興趣了可以在網上搜相關信息，還是很多