本文轉自電源研發圈
爲PCB(印刷電路板)上的芯片提供電能不再是一種簡單的工作。過去，通過細走線將IC連接到電源和地就行了，這些走線佔不了多少空間。當芯片速度升高時，就要用低阻抗電源爲它們供電，如用PCB上的一個電源層。有時候，只需要用四層電路板上的一個電源層和一個地層，就可以解決大多數電源完整性問題。除了電源層以外，還可以爲每隻IC去耦，以解決設計中繁瑣的電源問題。
不過，現在的PCB空間(還有成本與你的日程)都很緊張，這些問題也帶來了對電源的影響。Mentor Graphics公司的仿真與模擬系列產品高級總監Dave Kohlmeier稱：“消費設備與便攜設備都在爲節省成本而使用更少的PCB層，但它們上面的IC卻需要更多的電壓等級。”這些問題不僅影響着便攜產品，工業產品也有空間約束(圖1)。一個現代蜂窩基站的電路要裝在天線上的一個小盒子裏，而天線通常位於建築內的19英寸機架中。
在大批量的消費產品與汽車產品中，成本是關鍵因素。在PCB上放一堆可能不需要的電容，肯定是不可接受的。爲獲得成功，設計週期會縮短到以周以月計，而不是年。現在，不可能只爲了修補和優化電源層和地層而花時間去重做一遍PCB板。
爲現代電子產品設計電源系統是一個令人畏懼的挑戰。DDR存儲器工作在1600Mbps，並很快就會運行到四重模式的2200Mbps。更糟糕的是，它是一種單端輸出，意味着你的電源系統必須應對電源電流的突發性挑戰。器件中的數字門可能同時都在開關，電源完整性工程師將這種特性描述爲同步開關噪聲。串行通信有着困難的電源需求。802.3ba以太網標準要求的數據速率爲40Gbps和100Gbps。
現代數字芯片的運行電壓低於1V，這意味着，即使毫伏級的噪聲也會造成與數據相關的問題。多隻芯片會從統計上增加和造成電源下降或過壓問題。你的系統可能數週甚至數月都運行正常，而某個時刻所有數字電路的同時開關卻造成系統的重啓。這些電源完整性問題都難於查出。系統中單隻芯片的電源完整性問題可能影響系統的其它芯片，從而導致重啓。美國國家半導體公司的模擬應用工程師Paul Grohe指出：“即使納秒級的電力損失也會使系統不可靠。”Ansys公司信號完整性產品經理Steve Patel稱，設計可靠性的關鍵在於儘可能減小電源噪聲，意味着數字系統工程師必須懂得模擬甚至RF的設計概念。
電源系統工程師知道，電源系統必須有低的阻抗(圖2)，而模擬工程師的概念是，模擬IC電源腳上的噪聲越小越好。與數字芯片不同，模擬芯片不存在噪聲閾值。PSRR(電源抑制比)規格說明了有多少電源噪聲會滲入到器件的輸出腳。數字系統工程師現在也必須應付相同的電源噪聲問題。
Sigrity公司產品營銷經理Brad Brim說，爲芯片提供電能的電源分配網絡需要有低的等效電感：對內核電壓爲0.01nH，對I/O電源爲1nH。他指出，電源層會將噪聲耦合到信號中。某些情況下，布放在兩個地層之間的一根信號線有15mV的噪聲。當佈局人員在電源層和地層之間布放相同信號時，它的噪聲達45mV。
電源完整性工具可以對設計做出一種決定性的優化。當你做佈局優化時，不能使用經驗性的去耦方法。Ansys公司的Patel稱，軟件能幫助你決定電容的數量、類型以及成本。這些工具還能告訴你改變各層之間距離的效果。例如，TechDream公司總裁兼創始人Yoshi Fukawa稱，NEC公司的PI(電源完整性)Stream能通過增加或移動電容，改變容值和層的形狀，以及改變電源層與地層之間的距離，幫助你獲得自己的阻抗目標。
Mentor公司的Kohlmeier認爲：“你可以用CAD文件做假設分析的實驗。這比硬件重試要快得多。這就是虛擬原型的價值。”因此，仿真軟件的使用就很重要，這樣可以在設計階段的早期做出關鍵性的決策。改變電容位置、電容數量以及其它變量也許不會影響到其它部門，但爲了提高層間電容而減少層間距離，則會影響整個設計團隊(圖3)。Sanmina-SCI有專利的現代製造方法，可以設計出4mil介電質的層間厚度，增加了層間的電容。
解決問題的方法
Kohlmeier表示，電源完整性仿真要比很多工程師的預期更加困難，因爲必須考慮每隻電容、連接過孔，以及功率層的結構。他指出，連接兩個層面的過孔會降低供電網絡的阻抗，因此它和電容一樣重要。與電源完整性不同，信號完整性一般會涉及一些走線，用示波器就可以在時域中測量信號完整性。使用Port 1至Port 1的Z11阻抗曲線，對電源完整性的仿真可以得到頻域的阻抗。要了解一個功率層的阻抗問題，需要一臺VNA(矢量網絡分析儀)，它很難使用。仿真是測量的補充，而不是替代，它們能在製造前就提供出有關PCB性能的重要信息 。Sigrity公司的Brim稱：“無論你的仿真軟件有多快，也快不過一次測量。”不過他指出，你得有一塊已製造好的PCB才能做快速測量。
你必須相信IC設計者已完成的工作，相信所使用的芯片沒有電源完整性問題。Ansys公司的Patel稱，“IC及其打線都不是電源完整性的關鍵，”因爲IC電源管腳與打線都是並聯的(圖4)。Mentor Graphics公司HyperLynx的工程總監Steve Kaufer就認爲，那些缺乏避免電源完整性和信號完整性問題的技術知識的佈局工程師們，則經常是問題的根源。
電源完整性軟件能幫助你解決直流和交流問題，另外電源層與地層之間的空穴都是RF波導。爲處理直流問題，必須確保PCB層可以承載需要提供的電流量。爲處理交流問題，必須確保電源系統可以爲現代芯片提供所需的快速變化電流。最後，注意波導的行爲可能是非直觀的。RF問題在防備EMI(電磁干擾)問題時很重要，它會使你的電路板無法通過FCC(聯邦通信委員會)的認證。如果設計採用了大的板面，則使用仿真就很重要，大板面會產生諧振。如果你的板面會從層間空腔發射出RF，則用適當的軟件仿真可以幫助EMI工程師解決這類問題。糾正方法可以是圍繞電路板邊緣布放電容。Sun Microsystems公司有一個專利6727780，它使用與電容串聯的電阻，這樣RF能量就能在電路板邊緣被吸收，而不會反射回結構內。
數字芯片要求有大的電流，這可能造成直流電源的供電問題。FPGA和其它數字芯片都需要很多種電源電壓，因此，必須將電源層分割開，以提供多個電壓軌。數字芯片還有幾百個管腳，需要數百隻過孔，會覆蓋電源層和地層的廣大銅箔區域。必須確保在爲這些層所選擇的銅箔上，電流密度保持低於某個合理值(圖5)。
高的直流電流也會造成熱問題。銅的溫度係數爲0.4%/°C，即溫度每升高25°C，電阻增加10%。這種電阻的增長出現在沉重負載下，此時可靠性非常關鍵。電阻的增長亦使溫度升高，減少了電路板上元器件的壽命。
一旦有了充足的銅箔提供直流負載，就要注意電源層的交流設計(圖6)。電源完整性仿真能夠檢查返回電流流經電源層的位置。在運行時，一隻數字芯片獲得的電流強度是不同的，而且以納秒爲單位變化。電源系統必須有足夠低的交流阻抗，能隨電流而變化(表達式爲di/dt，即電流導數/時間導數)，從而不致使芯片管腳的電源電壓發生大的變化。由於di/dt也會發射電磁能量，這些偏移可能造成EMI問題。因此，信號完整性、電源完整性和EMI符合性都是相互關聯的。如果沒有仿真，你的設計就可能出現過孔間的串擾和其它似乎莫名其妙的問題。
軟件選擇
一個電源網絡的實際幾何尺寸對其性能非常重要，因此大多數軟件供應商都在自己的電源完整性工具中使用了場解算器技術。
這些工具應能給你一個快捷答案和精確的結果。RF-IC與系統設計者一般使用全波場解算器，解3D的Maxwell方程。不過，3D場解算器要花很長時間才能得到結果，尤其是用於相對較大的物理項時，如PCB板。因此，電源完整性供應商在自己的電源完整性工具中設計了混合型解算器技術。在解算走線時，這些工具採用一種利用傳輸線理論快速技術的2D解算器。在仿真平面時，工具可以使用2D或2.5D的有限元技術。在某些情況下，軟件可以用一種集總參數元件的電容和電感模型，爲過孔建模。要獲得更精確的結果，工具可對過孔採用一種全波3D解算器。
另外，還可以採用一種全波解算器去仿真3D結構的效果，如連接器管腳以及電源路徑中的其它機械器件。軟件供應商還在自己工具中置入了熱分析功能。可以單獨使用它，或將熱量信息輸出給一個專用的熱分析工具，如Mentor Graphics公司的FloTherm，這是一個CFD(計算流體動力學)的3D仿真環境。Mentor公司的HyperLynx仿真工具可以做自己的熱分析，並將結果輸出給FloTherm，這樣就可以建立整個系統或一個機箱的熱性能模型。
Agilent公司重新發展了自己的ADS(先進設計系統)Momentum產品，它能針對有極多過孔的電源層和地層，提供仿真結果。它還能用於功率層有少量走線的設計。MOM(矩量法)是針對多層結構的最快仿真方法，它能解算全3D場，包括Maxwell方程中的全部項。這種全波方案考慮了法拉第定律的高頻效應，以及Maxwell爲Ampère方程增加的代換電流項。用MOM仿真大型層面非常耗時，因此Agilent公司發明了一些算法，可以減少獲得精確結果所需要的時間。Agilent公司高速數字產品擁有者Colin Warwick說，工具採用了一種樹/協作樹(tree/co-tree)方法，可一直用到直流。
另外也可以對平面部件，採用 集總參數分析方法。NEC公司的PIStreamn軟件將平面建模成爲集總參數的矩陣，使之適用於使用Spice引擎和其它集總參數技術的分析。對於一個平面，軟件會使用PEEC(部分元等效電路)技術，生成一個RLGC(電阻/電感/電導/電容)的等效物。軟件同時會爲過孔和電源層與地層之間形成的空腔建立集總參數模型(圖7)。軟件還會採用一種串聯RLC(電阻/電感/電容)模型，爲去耦電容建模，這個模型綜合考慮了電容器的寄生電阻與電容以及扇出走線和過孔的寄生電阻與電感。你可以通過建立仿真運行，快速完成單一板對的分析。當改變設置時，軟件將做一個考慮到全部相關板面的多層分析。
除了仿真成品板的物理結構以外，HyperLynx這類軟件工具還能做電路板層和去耦結構的早期平面規劃。然後可以快速運行一個分析，從而獲得一些有關傳輸阻抗和其它變量的概念。Giga Hertz技術公司開發了一種更快的Spice引擎，將其集成到NEC的PDN(電源分配網絡)Expert中。通過這些平面規劃工具，可以手動概略描述出PCB和層面，在設計早期優化電容。這樣，就可以獲得有關板面形狀、尺寸、層疊，以及電容數的概念。
一些PC界的電源完整性軟件供應商(如Mentor Graphics與Cadence)將自己的工具整合到了設計流中。儘管這並不能消除由一家供應商提供全部工具的擔心，但電源完整性仿真使用了PCB的一個物理表述，成爲一個幾何模型。Ansys與Sigrity公司都能接受來自Cadence的Allegro、Mentor Graphics的PADS，以及Zuken和Altium等公司工具的輸入。Agilent公司的電源完整性工具源於其在RF設計方面的專業知識。除了與ADS設計工具合用以外，該公司的EMPro軟件還可以輸入來自Cadence的Allegro的PCB數據。客戶經常會將NEC的PIStream與Zuken的PCB工具一起使用，但該軟件也可以接受Cadence的Allegro和其它PCB軟件的輸入數據。
雖然有些工程師更喜歡自己的電路板流程中的整合工具，但從Ansys這種仿真專業公司獲得工具也有一些優點。例如，該公司的SI(信號完整性)Wave工具類似於Mentro Graphics公司的HyperLynx，而PIAdvisor工具可以幫助你深入探究電源完整性問題。該工具擁有針對過孔仿真的3D解算器。另外，還可以使用Ansys公司的HFSS(高頻仿真器系統)工具，做物理問題的全3D仿真，如連接器和其它3D幾何形狀。一些客戶會將Ansys電源完整性工具和信號完整性工具的輸出結果輸給自己使用的同一個HFSS工具，對機箱建模。這樣，他們就可以評估產品的EMI。CST(計算機仿真技術)的EM Studio軟件可接受Gerber PCB文件的輸入，並可以計算3D IR(電流/電阻)降。
你所選擇的軟件必須擁有所需要的能力。很多公司希望你分開來解決信號完整性和電源完整性問題，他們假定，一旦你充分減少了電源阻抗，就會關注信號完整性。這一方案的問題是，電源噪聲與信號噪聲是交互作用的。爲解決這個問題，Sigrity公司允許你在信號完整性上仿真電源噪聲的效果(圖8)。CST公司的Microwave Studio也可以分析從緊密靠近的電源層傳播的噪聲。
高價問題
電源完整性軟件的價格經常會讓沒有經驗的工程師目瞪口呆。一個簡單的DC仿真器就可能要15000美元，而一個包含電源完整性、信號完整性和熱解算器的完整系統，可能要價75000美元。這個數字對軟件來說似乎很高，不過應該考慮到電源完整性失敗的成本。一塊複雜電路板的重製，在製作和工程方面可能要花5000美元或1萬美元，而未及時上市的成本則達100萬美元。另外一個考慮是系統的BOM(物料單)成本。如果電源完整性軟件可以在電容上節省50美分，則對一個大批量產品，就可能在幾個月內掙回電源完整性軟件的費用。
Ansys公司的Patel發現，過去做電源完整性、信號完整性和EMI分析的三名工程師是互相隔離的。現在，雖然仍可能是一名工程師做EMI分析，但這個人先要與一個做電源完整性和信號完整性分析的人一起工作，他們經常會共享同一種軟件。Sigrity公司的Brim指出，IBIS
(輸入/輸出緩衝規範)5.0有電源-地
和信號數據，使仿真軟件可以將5.0模型電源腳的噪聲關聯到通過輸出泄漏的噪聲，類似於模擬器件中的PSRR規格。所有這些功能聯合成一種效果，即讓你擁有一個設計良好的可靠產品(圖9)。
如果你瞭解並知道如何使用這些昂貴的工具，則作爲一名工程師的身份就會倍增。對於喜歡CAD(計算機輔助設計)軟件的工程師來說，這些工具的學習並不難。Mentor Graphics公司在公司的很多銷售場所 都提供HyperLynx的免費學習課程。如果你有其它類型仿真器的經驗，那麼學習電源完整性工具就基本沒問題。需要學習和理解的是頻域的概念和專門術語，如RF設計者那樣。如果在現有時域經驗上增加了這些知識，你就能接受最嚴格的設計挑戰，成爲一個贏家。