最近忙着模擬實驗數據，所以就沒有時間更新。今天馬上開始進入新的內容吧。內存的最基本功能的實現起源於雙穩態電路（bistable）。什麼是雙穩態？看示意圖：
。(a)中I1的輸出Q反饋給I2，由於I2是NOT門輸出~Q然後再輸入Q。。。。。。無限循環下去。發現什麼了？如果初始值Q=1那麼這個迴路只要不發生意外，永遠都會保留有1這個數據，如果Q=0，結果就是儲存0（自己分析一遍）----這不就是能存儲1位數據的內存麼。對的！所以Q=0和1的時候迴路輸出都處於穩定狀態，所以叫做雙穩態電路。
再看圖（b）不要被眼睛騙了，和（a）一摸一樣，只是多了兩個輸出，一個Q一個Q的互補。（**這是理論上可行的！最簡單的證明就是你拋一枚硬幣猜正反面，當你看到正面，就一定知道下面是反面--信息量並沒有增加！--雖然是廢話，但是這個經典現象和量子糾纏態有深厚的淵源，如果有時間回給大家詳細說來）。 所以--（注意總結能力）N穩態電路就會有log2N（以2爲底N的對數）位數據。
那麼和我們一般所需要的內存對比一下。。。貌似缺少了什麼。是的，我們沒有辦法控制輸入！並且第一次給信號的時候很可能讓這個迴路處於 亞穩態（metastable）因爲一般第一次輸入的時候，都會產生不均勻的峯值或低谷。所以我們要想辦法，讓這個迴路能受我們的控制。於是乎--我們就發明了SR鎖存器。
S=Set（設定），R=Reset（復原）。看到這個感覺腦袋轉不過來？別慌，拿出我們的分析利器，無窮列舉法--列出所有可能的輸入和相應的輸出。這裏我就不用了，大家不懂得就要自己動手。熟練了就偷工減料了~~~。
首先觀察，N1和N2都是NAND門。所以只有輸入都是0的時候結果爲1.顯而易見，R=1，無論S是什麼，Q一定爲0；S=1，無論R是什麼，，~Q一定是0；而R=0，S=1則Q=1；S=0，R=1則~Q=1也就是Q=1。而R=0，S=0狀態輸出值跟隨之前的Q值（特別重要，這如果不懂就不要往下看！！不懂得人自己列表，一步一步推直到能總結爲之）。總結：R=1也就是reset=1輸出Q=0（這就是爲什麼叫做Reset輸入的原因），Set這個迴路就會讓其處於Q=1狀態。這裏體現了我們能夠控制初始值了！--------------------------真的動手做了麼？如果列出真值表的同學就會發先，我在瞎說！！！------------------------------------主要是R=1和S=1的時候怎麼辦？輸出邏輯錯誤，但是不違背電路原理所以輸出都是0（Q=~Q。。。）。順帶給出SR圖的塊圖，就是把它封裝起來準備以後使用和改造：
那麼我們怎麼解決那個邏輯錯誤？還有雖然我們能夠控制初始值，但是我們還不能控制數據的存儲。（SR鎖當然可以存儲數據，但是經過上面的分析，我們的數據必須是給R和S，這樣 完全沒有辦法控制什麼時間要存什麼數據）。所以我們又想辦法搞了一個D鎖相器（D latch）。下一小部分見我們的Dlatch~