台部落dnangellight

進入我們例題的時序分析。這裏的時序分析我們要有幾個外界理想條件的假設：1.提供時序的硬件不會發生扭曲（Skew），延遲等現象，一直是以5s間隔改變2.忽略所有導線延遲見下時序圖，看我慢慢道來。爲了解說方便附上上一個part的狀態表。（這個

2018-09-12 05:42:43

上一節的第一個小問題的答案：Q = CLK*D+~CLK*Qprev （根據D Latch的定義）可以很直觀的看出這是一個D Latch的實現真值表：時序圖：問題2的答案就是熟悉一下定義是時序同步迴路的是d e g 注意c那個C

2018-09-12 05:42:43

1.8節的問題，怎麼解決那個邏輯迴路的脈衝問題。辦法通常是可以在短路徑添加一些邏輯門，保證布爾表達式不變，或者在布爾表達式不變的前提下在非最短路徑添加一些起“穩定作用的邏輯門”。後一個是什麼意思看答案：首先我們從K圖下手，還記得K圖的規則？

2018-09-12 05:42:43

來看看我們的Mealy機的設計吧~~。Mealy機的想法起源於：這裏我們有輸入，並且根據相應的輸入我們的字符識別機能做出相應的應答也就是輸出。所以我們爲何不把輸入和輸出同時表達出來呢？這樣我們就能把輸出和抽象的狀態分離出來。好處第一就是我們

2018-09-12 05:42:43

好了，來看上一次的答案分析：。首先人爲地設置初始狀態。這裏假設x=0，y=1，z=0。當時間0的時候X拉高，經過一個Inverter的延遲（1s）把變化傳播給Y同時自己，Y在1s的時候拉高，同理Z在2秒的時候拉高。此時Z而Z的輸出則在3s的

2018-09-12 05:42:43

聲明：以後便於打字約定狀態轉移表（State transition table）縮寫爲STT，狀態轉移圖（State transition diagram）縮寫爲STD（這些縮寫僅限於本系列，實際生活中不一定通用~）細心的童鞋們

2018-09-12 05:42:43

讓我們來看D Latch怎麼解決問題的。寫成塊圖就是。那麼進行分析吧。注意這裏有個CLK就是clock--時鐘，當然就是隨時間變化的0和1的輸入啦。還記得時序分析我們引入的上升沿和下降沿的概念麼。這裏就要用到咯。這裏規定：以後只要提到CLK

2018-09-12 05:42:43

先給出上面一章最後一節的答案1.除了AND不能獨成一體之外，剩下兩個都能是通用邏輯門。NAND怎麼變爲NOT？把輸入連一起就是NOT。。這個命題可以用前幾節給出的定理進行證明~2.那帶兩個輸入NAND門來說，如果你畫時序圖的話就會發現，輸入

2018-09-12 05:42:43

注意，本篇博文是第一篇嘗試寫的學術博文，如果大家感到看不懂沒有關係，因爲我只是想看看大家都有什麼響應，來決定以後是否寫這個系列。還有本博文的公式原本出自於Latex，由於時間有限，所以大部分的公式會從一些網絡書刊上截圖。好了，在統計力

2018-09-12 05:42:43

大家有做出來嗎？答案就是Tpd = 3*100 =300ps， Tcd=2*60=120ps。今天的主題就是給出一個更實際點例子，然後進入脈衝分析（Glitches）。大家還記得1.7節硬件級別的封裝思想--組合邏輯迴路中的第一個小問麼

2018-09-12 05:42:43

51CTO博客開發

2018-09-12 05:42:43

上一節的答案分別是22和46，做出來了麼。這一小節如果仔細閱讀過上一小部分，大家一看標題心裏就差不多有感覺了。４位輸入和４位輸出：時鐘CLK是並聯的這樣就保證了4bit的同時性。給出塊圖符號：。這就是最簡單的寄存器咯。但是現在我們會發現在時

2018-09-12 05:42:43

最近忙着模擬實驗數據，所以就沒有時間更新。今天馬上開始進入新的內容吧。內存的最基本功能的實現起源於雙穩態電路（bistable）。什麼是雙穩態？看示意圖：。(a)中I1的輸出Q反饋給I2，由於I2是NOT門輸出~Q然後再輸入Q。。。。。。

2018-09-12 05:42:43