讓我們來看D Latch怎麼解決問題的。
寫成塊圖就是
。那麼進行分析吧。注意這裏有個CLK就是clock--時鐘，當然就是隨時間變化的0和1的輸入啦。還記得時序分析我們引入的上升沿和下降沿的概念麼。這裏就要用到咯。
這裏規定：以後只要提到CLK後面寫等號的時候就意味着時鐘的最終狀態。例如CLK=0意味着CLK從1變爲0--就是下降沿。CLK=1是上升沿。
OK按着Case進行分析列出真值表：
。自己列不出來？把這個迴路拆成兩部分，後面就是上節的Sr Latch，只要分析前面的迴路就好了。看看怎麼解決我們兩個問題的。第一，這個迴路裏因爲~D非門的存在，R和S永遠不能同時爲1也就擺脫了SR的邏輯錯誤。第二，我們加入可控制的時鐘，就可以隨心所欲的控制數據何時應當被存儲了。看真值表，當CLK=0時，我們的Q永遠都會保存上一次操作的Q值。而當CLK爲1的時候，根據我們輸入的D不同輸出Q就會跟隨D值--也就是說這個時這個Latch是開放的。D是神馬？不就是我們要儲存的數據麼，只不過這裏只能儲存1bit。我們可以把很多這樣的D latch單元 放 在一起，形成N位內存啊~~~。是啊，太簡單了。注意那個 放 字，我們怎麼放？並聯？串聯？延遲怎麼辦？呵呵，那就看看我們的觸發器吧（FF--flipflop）。
我們先把兩個D Latch背對背鏈接：
。跟着我這個系列一步步走過來的人，估計都懶得分析這種迴路了。。。當CLK==0的時候，L1開放就是可被寫入狀態，接受1個D值，而此時L2關閉。當CLK=1 L1記憶上一次操作的Q值，L2也就是 奴隸（Slave）變爲開放狀態，也就是寫入狀態。----總結一下：就是在CLK=1時把L1的數據D拷貝進L2。所以D FF（D FlipFlop）也叫做主從觸發器，上升沿觸發器。把這個D FF封裝成塊圖
，由於D FF是實踐中經常用到的，所以我們爲了畫圖方便引入符號
，上面的倒三角代表CLK。說到這裏給大家留個小問題也當複習了，數一數Ｄ ＦＦ和Ｄ Ｌａｔｃｈ分別要用多少ＭＯＳ實現。
下面就是把這些Ｄ ＦＦ 放 在一起做成寄存器咯（Ｒｅｇｉｓｔｅｒ），求下一節繼續關注～