verilog多重賦值（不是多個驅動）

 

always@(posedge rdclk, negedge reset_n)
begin
	if (!reset_n)
	begin
		{rdq2_wrptr, rdq1_wrptr} <= #tDLY 0;
	end
	else
	begin	
		{rdq2_wrptr, rdq1_wrptr} <= #tDLY {rdq1_wrptr, wrptr};
	end
end

以後寫多級移位寄存可以用這個，也比較方便