來源：http://www.sfsaw.com/Col2/Col10/210.html
什麼是阻抗？
具有電阻、電感和電容的電路里，對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示。阻抗由電阻、感抗和容抗三者組成，但不是三者簡單相加。如果三者是串聯的，又知道交流電的頻率f、電阻R、電感L和電容C，那麼串聯電路的阻抗
阻抗的單位是歐。
對於一個具體電路，阻抗不是不變的，而是隨着頻率變化而變化。在電阻、電感和電容串聯電路中，電路的阻抗一般來說比電阻大。也就是阻抗減小到最小值。在電感和電容並聯電路中，諧振的時候阻抗增加到最大值，這和串聯電路相反。
阻抗匹配在高頻設計中是一個常用的概念，這篇文章對這個“阻抗匹配”進行了比較好的解析。回答了什麼是阻抗匹配。
阻抗匹配（Impedance matching）是微波電子學裏的一部分，主要用於傳輸線上，來達至所有高頻的微波信號皆能傳至負載點的目的，不會有信號反射回來源點，從而提升能源效益。
大體上，阻抗匹配有兩種，一種是透過改變阻抗力（lumped-circuit matching），另一種則是調整傳輸線的波長（transmission line matching）。
要匹配一組線路，首先把負載點的阻抗值，除以傳輸線的特性阻抗值來歸一化，然後把數值劃在史密夫圖表上。
改變阻抗力
把電容或電感與負載串聯起來，即可增加或減少負載的阻抗值，在圖表上的點會沿著代表實數電阻的圓圈走動。如果把電容或電感接地，首先圖表上的點會以圖中心旋轉180度，然後才沿電阻圈走動，再沿中心旋轉180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變爲零完成匹配。
調整傳輸線
由負載點至來源點加長傳輸線，在圖表上的圓點會沿著圖中心以逆時針方向走動，直至走到電阻值爲1的圓圈上，即可加電容或電感把阻抗力調整爲零，完成匹配。
阻抗匹配則傳輸功率大，對於一個電源來講，單它的內阻等於負載時，輸出功率最大，此時阻抗匹配。最大功率傳輸定理，如果是高頻的話，就是無反射波。對於普通的寬頻放大器，輸出阻抗50Ω，功率傳輸電路中需要考慮阻抗匹配，可是如果信號波長遠遠大於電纜長度，即纜長可以忽略的話，就無須考慮阻抗匹配了。阻抗匹配是指在能量傳輸時，要求負載阻抗要和傳輸線的特徵阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。反之則在傳輸中有能量損失。高速 PCB佈線時，爲了防止信號的反射，要求是線路的阻抗爲50歐姆。這是個大約的數字，一般規定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線則爲100歐姆，只是取個整而已，爲了匹配方便。
阻抗從字面上看就與電阻不一樣，其中只有一個阻字是相同的，而另一個抗字呢？簡單地說，阻抗就是電阻加電抗，所以才叫阻抗；周延一點地說，阻抗就是電阻、電容抗及電感抗在向量上的和。在直流電的世界中，物體對電流阻礙的作用叫做電阻，世界上所有的物質都有電阻，只是電阻值的大小差異而已。電阻小的物質稱作良導體，電阻很大的物質稱作非導體，而最近在高科技領域中稱的超導體，則是一種電阻值幾近於零的東西。但是在交流電的領域中則除了電阻會阻礙電流以外，電容及電感也會阻礙電流的流動，這種作用就稱之爲電抗，意即抵抗電流的作用。電容及電感的電抗分別稱作電容抗及電感抗，簡稱容抗及感抗。它們的計量單位與電阻一樣是奧姆，而其值的大小則和交流電的頻率有關係，頻率愈高則容抗愈小感抗愈大，頻率愈低則容抗愈大而感抗愈小。此外電容抗和電感抗還有相位角度的問題，具有向量上的關係式，因此纔會說：阻抗是電阻與電抗在向量上的和。
阻抗匹配是指負載阻抗與激勵源內部阻抗互相適配，得到最大功率輸出的一種工作狀態。對於不同特性的電路，匹配條件是不一樣的。
在純電阻電路中，當負載電阻等於激勵源內阻時，則輸出功率爲最大，這種工作狀態稱爲匹配，否則稱爲失配。
當激勵源內阻抗和負載阻抗含有電抗成份時，爲使負載得到最大功率，負載阻抗與內阻必須滿足共扼關係，即電阻成份相等，電抗成份只數值相等而符號相反。這種匹配條件稱爲共扼匹配。
一、阻抗匹配的研究
在高速的設計中，阻抗的匹配與否關係到信號的質量優劣。阻抗匹配的技術可以說是豐富多樣，但是在具體的系統中怎樣才能比較合理的應用，需要衡量多個方面的因素。例如我們在系統中設計中，很多采用的都是源段的串連匹配。對於什麼情況下需要匹配，採用什麼方式的匹配，爲什麼採用這種方式。
例如：差分的匹配多數採用終端的匹配；時鐘採用源段匹配；
1、串聯終端匹配
串聯終端匹配的理論出發點是在信號源端阻抗低於傳輸線特徵阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特徵阻抗相匹配，抑制從負載端反射回來的信號發生再次反射.
串聯終端匹配後的信號傳輸具有以下特點：
A、由於串聯匹配電阻的作用，驅動信號傳播時以其幅度的50％向負載端傳播；
B、信號在負載端的反射係數接近＋1，因此反射信號的幅度接近原始信號幅度的50％。
C、反射信號與源端傳播的信號疊加，使負載端接受到的信號與原始信號的幅度近似相同；
D、負載端反射信號向源端傳播，到達源端後被匹配電阻吸收；？
E、反射信號到達源端後，源端驅動電流降爲0，直到下一次信號傳輸。
相對並聯匹配來說，串聯匹配不要求信號驅動器具有很大的電流驅動能力。
選擇串聯終端匹配電阻值的原則很簡單，就是要求匹配電阻值與驅動器的輸出阻抗之和與傳輸線的特徵阻抗相等。理想的信號驅動器的輸出阻抗爲零，實際的驅動器總是有比較小的輸出阻抗，而且在信號的電平發生變化時，輸出阻抗可能不同。比如電源電壓爲＋4.5V的CMOS驅動器，在低電平時典型的輸出阻抗爲37Ω，在高電平時典型的輸出阻抗爲45Ω；TTL驅動器和CMOS驅動一樣，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS電路來說，不可能有十分正確的匹配電阻，只能折中考慮。
鏈狀拓撲結構的信號網路不適合使用串聯終端匹配，所有的負載必須接到傳輸線的末端。否則，接到傳輸線中間的負載接受到的波形就會象圖3.2.5中C點的電壓波形一樣。可以看出，有一段時間負載端信號幅度爲原始信號幅度的一半。顯然這時候信號處在不定邏輯狀態，信號的噪聲容限很低。
串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗；而且只需要一個電阻元件。
2、並聯終端匹配
並聯終端匹配的理論出發點是在信號源端阻抗很小的情況下，通過增加並聯電阻使負載端輸入阻抗與傳輸線的特徵阻抗相匹配，達到消除負載端反射的目的。實現形式分爲單電阻和雙電阻兩種形式。
並聯終端匹配後的信號傳輸具有以下特點：
A 驅動信號近似以滿幅度沿傳輸線傳播；
B 所有的反射都被匹配電阻吸收；
C 負載端接受到的信號幅度與源端發送的信號幅度近似相同。
在實際的電路系統中，芯片的輸入阻抗很高，因此對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特徵阻抗相近或相等。假定傳輸線的特徵阻抗爲50Ω，則R值爲50Ω。如果信號的高電平爲5V，則信號的靜態電流將達到100mA。由於典型的TTL或CMOS電路的驅動能力很小，這種單電阻的並聯匹配方式很少出現在這些電路中。
雙電阻形式的並聯匹配，也被稱作戴維南終端匹配，要求的電流驅動能力比單電阻形式小。這是因爲兩電阻的並聯值與傳輸線的特徵阻抗相匹配，每個電阻都比傳輸線的特徵阻抗大。考慮到芯片的驅動能力，兩個電阻值的選擇必須遵循三個原則：
⑴、兩電阻的並聯值與傳輸線的特徵阻抗相等；
⑵、與電源連接的電阻值不能太小，以免信號爲低電平時驅動電流過大；
⑶、與地連接的電阻值不能太小，以免信號爲高電平時驅動電流過大。
並聯終端匹配優點是簡單易行；顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的佔空比緊密相關？；雙電阻方式則無論信號是高電平還是低電平都有直流功耗。因而不適用於電池供電系統等對功耗要求高的系統。另外，單電阻方式由於驅動能力問題在一般的TTL、CMOS系統中沒有應用，而雙電阻方式需要兩個元件，這就對PCB的板面積提出了要求，因此不適合用於高密度印刷電路板。
當然還有：AC終端匹配； 基於二極管的電壓鉗位等匹配方式。
二、將訊號的傳輸看成軟管送水澆花
2.1、數位系統之多層板訊號線（SignalLine）中，當出現方波訊號的傳輸時，可將之假想成爲軟管（hose）送水澆花。一端於手握處加壓使其**水柱，另一端接在水龍頭。當握管處所施壓的力道恰好，而讓水柱
的射程正確灑落在目標區時，則施與受兩者皆歡而順利完成使命，豈非一種得心應手的小小成就？
2.2、然而一旦用力過度水注射程太遠，不但騰空越過目標浪費水資源，甚至還可能因強力水壓無處宣泄，以致往來源反彈造成軟管自龍頭上的掙脫!不僅任務失敗橫生挫折，而且還大捅紕漏滿臉豆花呢！
2.3、反之，當握處之擠壓不足以致射程太近者，則照樣得不到想要的結果。過猶不及皆非所欲，唯有恰到好處才能正中下懷皆大歡喜。
2.4、上述簡單的生活細節，正可用以說明方波（Square Wave）訊號（Signal）在多層板傳輸線（Transmission Line，系由訊號線、介質層、及接地層三者所共同組成）中所進行的快速傳送。此時可將傳輸線（常見者有同軸電纜Coaxial Cable，與微帶線Microstrip Line或帶線Strip Line等）看成軟管，而握管處所施加的壓力，就好比板面上“接受端”（Receiver）元件所並聯到Gnd的電阻器一般，可用以調節其終點的特性阻抗（Characteristic Impedance），使匹配接受端元件內部的需求。
三、傳輸線之終端控管技術（Termination）
3.1、由上可知當“訊號”在傳輸線中飛馳旅行而到達終點，欲進入接受元件（如CPU或Meomery等大小不同的IC）中工作時，則該訊號線本身所具備的“特性阻抗”，必須要與終端元件內部的電子阻抗相互匹配才行，如此纔不致任務失敗白忙一場。用術語說就是正確執行指令，減少雜訊干擾，避免錯誤動作”。一旦彼此未能匹配時，則必將會有少許能量回頭朝向“發送端”反彈，進而形成反射雜訊（Noise）的煩惱。
3.2、當傳輸線本身的特性阻抗（Z0）被設計者訂定爲28ohm時，則終端控管的接地的電阻器（Zt）也必須是28ohm，如此才能協助傳輸線對Z0的保持，使整體得以穩定在28 ohm的設計數值。也唯有在此種Z0=Zt的匹配情形下，訊號的傳輸纔會最具效率，其“訊號完整性”（SignalIntegrity，爲訊號品質之專用術語）也才最好。
四、特性阻抗（Characteristic Impedance）
4.1、當某訊號方波，在傳輸線組合體的訊號線中，以高準位（High Level）的正壓訊號向前推進時，則距其最近的參考層（如接地層）中，理論上必有被該電場所感應出來的負壓訊號伴隨前行（等於正壓訊號反向的迴歸路徑 Return Path），如此將可完成整體性的迴路（Loop）系統。該“訊號”前行中若將其飛行時間暫短加以凍結，即可想象其所遭受到來自訊號線、介質層與參考層等所共同呈現的瞬間阻抗值（Instantanious Impedance），此即所謂的“特性阻抗”。 是故該“特性阻抗”應與訊號線之線寬（w）、線厚（t）、介質厚度（h）與介質常數（Dk）都扯上了關係。
4.2、阻抗匹配不良的後果
由於高頻訊號的“特性阻抗”（Z0）原詞甚長，故一般均簡稱之爲“阻抗”。讀者千萬要小心，此與低頻AC交流電（60Hz）其電線（並非傳輸線）中，所出現的阻抗值（Z）並不完全相同。數位系統當整條傳輸線的Z0都能管理妥善，而控制在某一範圍內（±10﹪或 ±5﹪）者，此品質良好的傳輸線，將可使得雜訊減少，而誤動作也可避免。 但當上述微帶線中Z0的四種變數（w、t、h、 r）有任一項發生異常，例如訊號線出現缺口時，將使得原來的Z0突然上升（見上述公式中之Z0與W成反比的事實），而無法繼續維持應有的穩定均勻（Continuous）時，則其訊號的能量必然會發生部分前進，而部分卻反彈反射的缺失。如此將無法避免雜訊及誤動作了。例如澆花的軟管突然被踩住，造成軟管兩端都出現異常，正好可說明上述特性阻抗匹配不良的問題。
4.3、阻抗匹配不良造成雜訊
上述部分訊號能量的反彈，將造成原來良好品質的方波訊號，立即出現異常的變形（即發生高準位向上的Overshoot，與低準位向下的Undershoot，以及二者後續的Ringing）。此等高頻雜訊嚴重時還會引發誤動作，而且當時脈速度愈快時雜訊愈多也愈容易出錯。
那麼是否什麼時候都要考慮阻抗匹配？
在普通的寬頻帶放大器中，因爲輸出阻抗爲50Ω，所以需要考慮在功率傳輸電路中進行阻抗匹配。但是，實際上當電纜的長度對於信號的波長來說可以忽略不計時，就勿需阻抗匹配的。
考慮信號頻率爲1MHz，其波長在空氣中爲300m，在同軸電纜中約爲200m。在通常使用的長度爲1m左右的同軸電纜中，是在完全可忽略的範圍之內。
如果存在阻抗，那麼在阻抗上就會產生功率消耗，所以不做阻抗匹配其結果就會使放大器的輸出功率發生無用的浪費。
解析“特徵阻抗”
近年來，高速設計領域一個越來越重要也是越來越爲設計工程師所關注議題就是受控阻抗的電路板設計以及電路板上互聯線的特徵阻抗。然而，對於非電子的設計工程師來說，這也是一個最容易混淆也最不直觀的問題。甚至很多的電子設計工程師對此也同樣感到困惑。這篇資料將對特徵阻抗作一個簡要而直觀的介紹，希望幫助大家瞭解傳輸線最基本的品質。
什麼是傳輸線？
什麼是傳輸線？兩個具有一定長度的導體就構成傳輸線。其中的一個導體成爲信號傳播的通道，而另外的一個導體則構成信號的返回通路（在這裏我們提到信號的返回通路，實際上就是大家通常理解的地，但是爲了敘述的方便，暫且忘掉地這一概念。）。在一個多層的電路板設計中，每一個PCB互聯線都構成傳輸線中的一個導體，該傳輸線都將臨近的參考平面作爲傳輸線的的第二個導體或者叫做信號的返回通路。什麼樣的PCB互聯線是一個好的傳輸線呢？通常如果在同一個PCB互聯線上特徵阻抗處處保持一致，這樣的傳輸線就成爲高質量的傳輸線。什麼樣的電路板叫做受控阻抗的電路板？受控阻抗的電路板是指PCB板上所有傳輸線的特徵阻抗符合統一的目標規範，通常是指所有傳輸線的特徵阻抗的值在25Ω到70Ω之間。
從信號的角度來考察
考慮特徵阻抗最行之有效的辦法是考察信號沿着傳輸線傳播時信號本身看到了什麼。爲簡化問題的討論起見，假定傳輸線爲微波傳輸帶（microstrip）類型，並且信號沿傳輸線傳播時傳輸線各處的橫斷面保持一致。
給該傳輸線加入幅度爲1V的階躍信號。階躍信號是一個1V的電池，由前端接入，分別連接在信號線和返回通路之間。在接通電池的瞬間，信號電壓波形將以光速在電介質中行進，速度通常約爲6英寸/ns（信號爲什麼行進如此快速，而不是接近電子傳播的速度大約1cm/s，這是另外一個話題，這裏不做進一步介紹）。當然在這裏信號仍然具有常規的定義，信號定義爲信號線與返回通路上的電壓差，總是通過測量傳輸線上任何一點與之臨近的信號返回通路之間的電壓差值來獲得。
信號沿傳輸線方向以6英寸/ns的速度向前傳輸。在傳輸的過程中信號會遇到什麼樣的情況呢？在最開始的10ps時間間隔內，信號沿傳輸線方向行進了0.06英寸的距離。假定鎖定時間在這一時刻，來考慮傳輸線發生的情況。在行進的這一段距離上，信號的傳輸爲這一段傳輸線和相應臨近的信號返回通道之間建立起了穩定的幅度爲1V的常量信號。這意味着在行進的這一段傳輸線和對應的返回路徑上已經積聚起了額外的正電荷和額外的負電荷來建立這一穩定的電壓。也正是這些電荷的差異在這兩個導體之間建立並維持了一個穩定的1 V 電壓信號，而導體之間穩定的電壓信號就爲兩個導體之間建立了一個電容。
傳輸線**於這一時刻信號波前後面的傳輸線段並不清楚會有信號要傳播過來，因而仍然維持信號線同返回通路之間的電壓爲零。在接下來的10ps時間間隔內，信號又會沿傳輸線行進一定的距離，信號繼續傳播的結果是又會在另一段長度爲0.06英寸的傳輸線段同對應的信號返回通路之間的建立起 1V的信號電壓。而爲了做到這一點，必須爲信號線注入一定量的正電荷，同時爲信號的返回通路注入同等數量的負電荷。信號沿傳輸線每傳播0.06英寸的長度，都會有更多的正電荷注入該信號線，也會有更多的負電荷注入信號返回通路。每隔10ps時間間隔，就會有另外一段傳輸線被充電到1 V，同時信號也會沿傳輸線方向繼續向前傳播。
這些電荷從何而來？答案是來自信號源，也就是我們用來提供階躍信號、連接在傳輸線前端的電池。隨着信號在傳輸線上的傳播，信號不斷地爲傳播經過的傳輸線段充電，確保信號傳輸過程中所到之處信號線與返回路徑之間建立並維持起1 V的電壓。每隔10ps時間間隔，信號會在傳輸線上傳播一定的距離，並且從電源系統中汲取一定數量的電荷δQ。電池在一段時間間隔δt內的向外提供一定數量的電荷δQ，就形成了恆定的信號電流。正的電流會從電池流入信號線，而與此同時同樣大小的負電流會流經信號的返回路徑。
流經信號返回通路的負電流同流入信號線的正電流大小完全一致。而且，就在信號波前的位置，AC電流流經由信號線和信號返回通路構成的電容，完成了信號環路。
傳輸線的特徵阻抗
從電池的角度來看，一旦設計工程師將電池的引線連入傳輸線的前端，就總有一個常量值的電流從電池中流出，並且保持電壓信號的穩定不變。也許有人會問，是什麼樣的電子元器件具有這樣的行爲？加入恆定不變的電壓信號時會維持恆定不變的電流值，當然是電阻。
而對電池來說，信號沿傳輸線向前傳播時，每隔10ps時間間隔，會新增加0.06英寸的傳輸線段被充電至1V，從電池中獲得的新增加的電荷確保從電池中維持一個穩定的電流，從電池吸收恆定的電流，傳輸線就等同於一個電阻，並且阻值恆定。我們稱之爲傳輸線的浪涌阻抗。
同樣，當信號沿傳輸線向前傳播時，每傳播一定的距離，信號會不斷地探查信號線的電環境，並且試圖確定信號進一步向前傳播時的阻抗。一旦信號已經加入到傳輸線上並且沿傳輸線向前傳播，信號本身就一直在考查到底需要多大的電流來充電10ps 時間間隔內所傳播的傳輸線長度，並保持將這一部分的傳輸線段充電到1V。這正是我們要分析的瞬間阻抗值。
從電池本身的角度來看，如果信號以恆定的速度沿傳輸線方向傳播，而且假定傳輸線具有一致的橫斷面，那麼信號每傳播一個固定的長度（比如10ps時間間隔內信號傳播的距離），那麼需要從電池中獲取同等數量的電荷來確保將這一段傳輸線充電到同樣的信號電壓。信號每傳播一個固定的距離，都會從電池獲取同樣的電流，並且保持信號電壓一致，在信號傳播過程中，傳輸線上各處的瞬間阻抗都是一致的。
信號沿傳輸線傳播過程當中，如果傳輸線上各處具有一致的信號傳播速度，並且單位長度上的電容也一樣，那麼信號在傳播過程中總是看到完全一致的瞬間阻抗。由於在整個傳輸線上阻抗維持恆定不變，我們給出一個特定的名稱，來表示特定的傳輸線的這種特徵或者是特性，稱之爲該傳輸線的特徵阻抗。特徵阻抗是指信號沿傳輸線傳播時，信號看到的瞬間阻抗的值。如果信號沿傳輸線在傳播的過程當中，任何時候信號看到的特徵阻抗都保持一致的話，那麼這樣的傳輸線就稱爲受控阻抗的傳輸線。
傳輸線特徵阻抗是設計中最重要的因素
傳輸線的瞬間阻抗或者是特徵阻抗是影響信號品質的最重要的因素。如果信號傳播過程中，相鄰的信號傳播間隔之間阻抗保持一致，那麼信號就可以十分平穩地向前傳播，因而情況變得十分簡單。如果相鄰的信號傳播間隔之間存在差異，或者說阻抗發生了改變，信號中能量的一部分就會往回反射，信號傳輸的連續性也會被破壞。
爲了確保最佳的信號質量，信號互聯設計的目標就是要確保信號在傳輸過程中看到的阻抗儘可能地保持恆定不變。這裏主要是指要保持傳輸線的特徵阻抗爲常量。所以設計生產製造受控阻抗的PCB板就變得越來越重要。而至於任何其它的設計訣竅諸如最小化金手指長度、終端匹配、菊花鏈連接或者是分支連接等等都是爲了確保信號能夠看到一致的瞬間阻抗。
特徵阻抗的計算
從上述簡單的模型中我們可以推算出特徵阻抗的值，即信號在傳輸過程中看到的瞬間阻抗的值。信號在每一個傳播間隔裏看到的阻抗Z有同基本的關於阻抗的定義一致
Z=V/I
這裏的電壓V是指加入到傳輸線上的信號電壓，而電流I是指在每一個時間間隔δt內從電池中得到的電荷總量δQ，所以
I=δQ/δt
流入傳輸線中的電荷（這些電荷最終來自信號源），用於將信號在傳播過程中新增的信號線與返回通路之間構成的電容δC充電至電壓V，所以
δQ=VδC
我們可以將信號在傳播過程中每行進一定的距離而導致的電容同傳輸線單位長度上的電容值CL以及信號在傳輸線上傳播的速度U聯繫起來。同時信號傳播的距離是速度U乘以時間間隔δt。所以
δC= CL U δt
將以上所有的等式結合起來，我們可以推導出來瞬間阻抗爲：
Z=V/I=V/（δQ/δt）=V/（VδC/δt）=V/（V CL U δt /δt）=1/（CL U）
可以看到瞬間阻抗同單位傳輸線長度上的電容值以及信號傳輸的速度有關。同樣也可以人爲這就是傳輸線特徵阻抗的定義。爲了將特徵阻抗從實際阻抗Ｚ中區分開來，特意爲特徵阻抗加入一個下標０，從上面的推導中已經得到了信號傳輸線的特徵阻抗：
Ｚ０＝１／（CL U）
如果傳輸線上單位長度的電容值以及信號在傳輸線上傳播的速度保持爲常量，那麼該傳輸線就在其長度範圍內具有恆定不變的特徵阻抗，這樣的傳輸線就稱之爲受控阻抗的傳輸線。
從以上簡要的說明中看出，關於電容的一些直觀的認識可以同新發現的特徵阻抗的直觀的認識聯繫起來。換句話說，如果把PCB中的信號連線拓寬，那麼傳輸線單位長度上的電容值就會增大，而傳輸線的特徵阻抗就可以降低。
耐人尋味的話題
經常可以聽到有關傳輸線特徵阻抗的一些混淆的說法。通過上面的分析知道，將信號源連接到傳輸線上之後，應該可以看到某一個值的傳輸線特徵阻抗，舉例來說５０Ω，然而如果將一個歐姆表同一段３英尺長的ＲＧ５８線纜連接時，測量到的阻抗卻是無窮大。
問題的答案在於從任何傳輸線前端看過去的阻抗值是隨時間變化的。如果測量線纜阻抗的時間短到可以和信號在線纜中來回往返一次的時間可以比擬時，你就可以測量到該線纜的浪涌阻抗或者又稱爲線纜的特徵阻抗。然而如果等待足夠的時間的話，就會有一部分能量反射回來並且爲測量儀器檢測到，這時就可以檢測到阻抗的變化，通常情況下，在這一過程中，阻抗會來回變化，直到阻抗值達到一個穩定的狀態：如果線纜的末端是開路，最終的阻抗值爲無窮大，如果線纜的末端是短路，最終的阻抗值爲零。
對於３英尺長的ＲＧ５８線纜來說，必須在小於３ns的時間間隔內完成阻抗的測量過程。這就是時域反射計（TDR）要完成的工作。TDR可以測量傳輸線的動態阻抗。如果需要花1s的時間間隔來測量３英尺長的ＲＧ５８線纜的阻抗，那麼在這一段時間間隔內信號已經來回反**幾百萬次，那麼你可能從阻抗的巨大的變動中得到完全不同的阻抗的值，最終得到的結果是無窮大，因爲線纜的終端是開路。