ADV7179/Max9218,hgd項目總結分析

  1. 關於怎麼使用IP
    1. 我需要一個人給我確切的說法,爲什麼需要人告訴?怎麼從文檔裏總結?時序圖。
    2. 別人都提供了哪些信息。
      • 1、有幾根信號線,各個信號線都有什麼作用。
      • 各個信號線的對應時序。需要測試驗證。

2、對於時序的測試驗證方式:

(1)數據驗證

對應使能信號下的數據輸出。順序和逆序輸出看對應數據。

(2)

該怎麼做驗證?正序設計和逆序驗證。

根據時序圖,正序設計時序圖,什麼使能條件下,輸出數據。

根據輸出結果,逆序驗證使能信號,或者使能信號下的數據是否和設計輸出一致。

針對不一致的情況該怎麼分析

  1. 不出圖的原因。
    1. 檢查各使能信號(數據量不滿足),比如ADV7179需要每張圖都有一定的消影區和視頻有效區,如果不滿足就不出圖。
    2. 測數據輸出電壓。模擬視頻數據輸出的電壓值爲1.2V左右。在數據輸出中,場信號是負電平,只有有一段由高到低但是明顯和數據電壓不一樣的波形,是消影區。加了一推三之後,數據輸出電壓不對,導致沒有數據輸出。
    3. 輸出波形圖:包括電壓的峯值,時鐘頻率,數據輸出頻率。
  2. 抖圖,亂圖的原因。
    1. 數據量不匹配。該問題主要會導致圖像中部分顯示輸出異常。至於在哪的數據量,需要靠經驗檢測。一般測試應該從頭到尾看一張圖的輸出是否能和設計的時序相匹配。
    2. 時鐘不準確。該問題主要會導致整張圖閃亂,而且會顯得沒有規律。

3、找到問題後,該怎麼解決。

1、整體分析,部分驗證排查。

對於具體問題,整體分析可能導致的原因。單一變量驗證,最主要的是要和設計時的時序及功能指標相吻合。

技能點:

1、對verilog來說,重點理解阻塞和非阻塞賦值。

2、在同一時鐘下,對某一寄存器進行計數時,使能信號要往後延一拍。

 

回到起點了,怎麼理解設計時序和功能指標,而且不同的設計有不同的使用需求以及設備需求。比如7179要求齊偶行輸出。Max9218要求匹配芯片,包括時序匹配,上升沿和下降沿匹配等等。正常使用時,

高級相關:不同的芯片,先了解設計原理,然後再瞭解爲什麼需要這樣設計,最後也就知道爲什麼要做這樣的設計。比如爲什麼芯片需要powdown,Max9218和Max9247,是匹配芯片,所以要要求時鐘匹配。因爲有傳輸延遲,所有要有90度的相位差。

發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章