我們現今使用的網絡接口均爲以太網接口，目前大部分處理器都支持以太網口。目前以太網按照速率主要包括10M、10/100M、1000M三種接口，10M應用已經很少，基本爲10/100M所代替。目前我司產品的以太網接口類型主要採用雙絞線的RJ45接口，且基本應用於工控領域，因工控領域的特殊性，所以我們對以太網的器件選型以及PCB設計相當考究。從硬件的角度看，以太網接口電路主要由MAC（Media Access Controlleroler）控制和物理層接口（Physical Layer，PHY）兩大部分構成。大部分處理器內部包含了以太網MAC控制，但並不提供物理層接口，故需外接一片物理芯片以提供以太網的接入通道。面對如此複雜的接口電路，相信各位硬件工程師們都想知道該硬件電路如何在PCB上實現。
下圖 1以太網的典型應用。我們的PCB設計基本是按照這個框圖來佈局佈線，下面我們就以這個框圖詳解以太網有關的佈局佈線要點。
圖 1 以太網典型應用
1.圖 2網口變壓器沒有集成在網口連接器裏的參考電路PCB佈局、佈線圖，下面就以圖 2介紹以太網電路的佈局、佈線需注意的要點。
圖 2變壓器沒有集成在網口連接器的電路PCB佈局、佈線參考
a)RJ45和變壓器之間的距離儘可能的短，晶振遠離接口、PCB邊緣和其他的高頻設備、走線或磁性元件周圍，PHY層芯片和變壓器之間的距離儘可能短，但有時爲了顧全整體佈局，這一點可能比較難滿足，但他們之間的距離最大約10~12cm，器件佈局的原則是通常按照信號流向放置，切不可繞來繞去；
b)PHY層芯片的電源濾波按照要芯片要求設計，通常每個電源端都需放置一個退耦電容，他們可以爲信號提供一個低阻抗通路，減小電源和地平面間的諧振，爲了讓電容起到去耦和旁路的作用，故要保證退耦和旁路電容由電容、走線、過孔、焊盤組成的環路面積儘量小，保證引線電感儘量小；
c)網口變壓器PHY層芯片側中心抽頭對地的濾波電容要儘量靠近變壓器管腳，保證引線最短，分佈電感最小；
d)網口變壓器接口側的共模電阻和高壓電容靠近中心抽頭放置，走線短而粗（≥15mil）；
e)變壓器的兩邊需要割地：即RJ45連接座和變壓器的次級線圈用單獨的隔離地，隔離區域100mil以上，且在這個隔離區域下沒有電源和地層存在。這樣做分割處理，就是爲了達到初、次級的隔離，控制源端的干擾通過參考平面耦合到次級；
f)指示燈的電源線和驅動信號線相鄰走線，儘量減小環路面積。指示燈和差分線要進行必要的隔離，兩者要保證足夠的距離，如有空間可用GND隔開；
g)用於連接GND和PGND的電阻及電容需放置地分割區域。
2.以太網的信號線是以差分對（Rx±、Tx±）的形式存在，差分線具有很強共模抑制能力，抗干擾能力強，但是如果佈線不當，將會帶來嚴重的信號完整性問題。下面我們來一一介紹差分線的處理要點：
a)優先繪製Rx±、Tx±差分對，儘量保持差分對平行、等長、短距，避免過孔、交叉。由於管腳分佈、過孔、以及走線空間等因素存在使得差分線長易不匹配，時序會發生偏移，還會引入共模干擾，降低信號質量。所以，相應的要對差分對不匹配的情況作出補償，使其線長匹配，長度差通常控制在5mil以內，補償原則是哪裏出現長度差補償哪裏；
b)當速度要求高時需對Rx±、Tx±差分對進行阻抗控制，通常阻抗控制在100Ω±10%；
c)差分信號終端電阻（49.9Ω，有的PHY層芯片可能沒有）必須靠近PHY層芯片的Rx±、Tx±管腳放置，這樣能更好的消除通信電纜中的信號反射，此電阻有些接電源，有些通過電容接地，這是由PHY芯片決定的；
d)差分線對上的濾波電容必須對稱放置，否則差模可能轉成共模，帶來共模噪聲，且其走線時不能有stub ，這樣才能對高頻噪聲有良好的抑制能力。
3.變壓器集成在連接器的以太網電路的PCB佈局、佈線較不集成的相對簡單很多，下圖 3是採用一體化連接器的網口電路的PCB佈局、佈線參考圖：
圖 3一體化連接器的網口PCB佈局、佈線參考圖
從上圖可以看出，圖 3和圖 1的不同之處在於少了網口變壓器，其它大體相同。不同之處主要體現在網口變壓器已集成至連接器裏，所以地平面無需進行分割處理，但我們依然需要將一體化連機器的外殼連接到連續的地平面上。
4.電路濾波設計：
a) 在差分線上分別串接10R電阻，在分別對地添加5-10pF電容
b) 變壓器電源添加LC濾波，選擇600R/100Mhz磁珠和0.01-0.1uF電容
5.電路防雷設計：
爲了達到IEC61000-4-5或GB17626.5標準，共模2KV，差摸1KV的防雷測試要求，成本最低的設計方案就是變壓器初級中心抽頭通過防雷器件接地，可以選擇成本較低的半導體放電管，但是要注意“防護器件標稱電壓要求大於等於6V；防護器件峯值電流要求大於等於50A；防護器件峯值功率要求大於等於300 W。注意選擇半導體放電管，要注意器件“斷態電壓、維持電流”均要大於電路工作電壓和工作電流。
根據測試標準要求，對於非屏蔽的平衡信號，不要求強制性進行差模測試，所以對於差模1KV以內的防護要求，可以通過變壓器自身繞阻來防護能量衝擊，不需要增加差模防護器件。
1）由於TVS管響應比壓敏電阻和氣體放電管快，不能將壓敏電阻or氣體放電管與TVS管直接並聯使用，而應在其中間串聯uH級別的電感或導線（導線也有寄生電感）；
2）氣體放電管需要續流遮斷：即在其吸收瞬態發生短路後要能恢復到開路狀態，即在一般使用中氣體放電管的直流擊穿電壓比其並聯的信號的工作電壓高的多，當由於瞬態干擾氣體放電管起作用，發生短路後，短路狀態的維持需要一個電壓，若信號電壓會使氣體放電管一直維持在短路狀態，時間一長，就會將此信號燒燬，所以要使得信號電壓低於維持氣體放電管短路狀態的電壓。
6. 輻射與ESD：
a) 指示燈走線和電源上都加磁珠,磁珠靠近接口，然後限流電阻靠近PHY芯片，並添加電容濾波。
7. PCB佈局佈線原則：
7.1 變壓器未集成到RJ45接口的：
1）變壓器與RJ45之間，PHY層芯片與變壓器之間的距離應控制在1inch
內。當佈局條件限制時，應優先保證變壓器與RJ45之間的距離在1inch內。
2）、器件佈局按照信號流向放置，切勿繞來繞去。
3）、變壓器下方的地平面要分割，分割線寬度不小於100MIL，網口變壓
器放置在GND和PGND的分隔線上。
4）每對差分走線都要控制走線長度一致，
同時注意控制阻抗爲50歐姆。
5）注意PHY層芯片的的數字地和模擬地統一，數字電源和模擬電源使用
磁珠進行隔離。同時要與變壓器配合。注意PHY芯片的電源濾波，按照芯片要求設計。
6）、網口指示燈的電源線3.3V或者2.5V來自於電源平面，要對它們使用
磁珠和電容進行退耦；指示燈驅動線要靠近PHY串連電阻，並在進入I/O區域之前進行電容濾波。這樣防止噪聲通過指示燈電源線耦合到差分線對區域。
7）、指示燈電源線和驅動信號線要靠近走線，儘量減小環路面積。
8）、指示燈線和差分線對要進行必要的隔離，兩者要保證距離足夠遠，如果必要使用GND平面進行隔離。
9）、注意網口變壓器芯片側中心抽頭對地的濾波電容要儘量靠近變壓器
管腳，保證引線最短，分佈電感最小。
10）、用於連接GND和PGND的0歐姆電阻或者電容要放置在地分割線上。
11）、PHY芯片的模擬電源不要佔用大面積平面，從局部銅皮通過走線、
磁珠、走線拉到變壓器芯片側中心抽頭上。
12）、PHY芯片與變壓器之間已經沒有VDD，將PHY芯片與變壓器之間的平
面層區域定義爲GND，這樣可以切斷來自VDD平面的噪聲途徑。
13）、沿 單 板 PCB的 邊 緣（不用包住PGND，見圖8）每隔250mil打一個接地
過孔，這些過孔排可以切斷單板噪聲向外輻射的途徑，減小對PGND靜地的影響。
14）、單 板 的 PGND、GND通過 鏍 孔 和 結 構 相 連 接，保 證 系 統 地 電 位 的 統 一。
15）、保 證 電 源 平 面 和 地 平 面 之 間 的 良 好 退 耦 （低 阻），電 源 平 面 最 好 和
地平面相鄰。
16）、和電源平面相鄰的信號線不要超出電源平面的投影區域。
17）要保證和電源平面相鄰的信號線的迴流路徑的完整性，
否則就要改變平面的形狀，使得信號線處在平面層內，迴流路徑的不完整會帶來嚴重的EMC問題。
18）、推 薦 把 所 有 的 高 速 信 號 線 、I /O 線 、差 分 線 對 優 先 靠 近 地 平 面 走 線 ，如果無法實現才以電源平面作爲參考平面。
19）、差分線要遠離其它信號線，放置其它信號線把噪聲耦合到差分線上。
20）、爲了減小差分信號的噪聲，數字信號線或電源要遠離模擬信號線或電源。
21）、電源的去耦和旁路是十分重要的，它們可以爲信號提供一個低阻抗通路，減小電源和地平面間的諧振。電容可以起到去耦和旁路的作用，但要保證退 耦 和 旁 路 電 容 由 電 容 、 走 線 、 過 孔 、 焊 盤 組 成 的 環 路 的 面 積 盡 量 小 ， 保 證 引 線 電感儘量小，見下圖所示
圖9 退耦電容的環路面積
圖10 變壓器中心抽頭共模電容的佈局佈線對比圖
7.2、採用一體化連接器的網口電路PCB佈局、佈線規則
下面只針對不同點進行描述。
1)網口變壓器是隔離器件，用於切斷共模，因爲已經被集成在連接器裏，所以地平面不再進行分割處理。
2)一體化連接器的外殼應該連接到連續的地平面上。不要在連接器下面創建機架地。
3)單板周圍每隔250mil打接地過孔，將單板噪聲屏蔽在板內。
很重要的一點（借鑑與電腦主板設計）：對於裸露在機箱外的接地設備的金屬外殼需要打接觸放電（如232 USB 以太網接口等），他們的信號線的防護措施如GDT 壓敏 TVS等要接到金屬外殼即大地，泄放到大地（接地設備的金屬外殼一般接大地）
