存儲器分類：主存，緩存（位於cpu與主存之間），輔存
主存與緩存解決CPU與主存速度不匹配的問題，主存與輔存解決存儲系統容量的問題
存儲器性能指標：速度，容量，單位價格
存儲器地址的分配
存儲字長都是8的整數倍
尋址中靠左的爲高位字節，32位字長用高位表示字地址，16位字長用低位表示
尋址範圍的意思爲共可以尋址多少個數，重在個數
主存的技術指標：
存儲容量，存儲速度（存儲週期：兩次連續的獨立的存儲器操作的最小間隔時間），存儲器帶寬（單位時間存取次數*存儲位數，1.縮短存取時間，2，增加存儲字長，3增加存儲體）。
半導體存儲芯片：
地址線，數據線，控制線
線選法（一次選擇一行），重合法（給出橫縱各一排，選擇重合位置）。
隨機存取存儲器：
注意存儲過程圖：
靜態RAM
1.地址有效2.片選有效3.命令有效4.數據線有效（讀）
動態RAM
定期進行電容的刷新充電
1.行A有效2列A有效，3讀寫指令運行4，數據線允許
刷新方式：
1.集中刷新：規定時間內對所有的存儲單元進行逐一刷新，此時停止所有的讀寫操作。例如：128*128矩陣存儲芯片刷新，存取週期0.5us，刷新週期2ms（即爲如果2ms不刷新，數據就消失了，刷新所用時間爲一個存取週期），則刷新所需時間爲64us，稱爲死時間。
2.分散刷新:
對每行存儲單元的刷新分散到每個存取週期內完成。即延長每一個存取週期，使其前一半時間進行存取操作或者維持信息。後一半時間進行刷新操作。刷新按照行進行128us可以刷新所用數據。
3.異步刷新：
在2ms內對128行各自刷新一遍。每隔15.6us刷新一行，每行舒心時間仍然爲0.5s，這樣刷新一行只需要停止一個存取週期，但是對於每行來說，刷新時間間隔仍未2ms。死時間縮短爲0.5us
根據程序的局部性原理，可以在主存和CPU通用寄存器之間設置一個高速的容量相對較小的存儲器，把正在執行的指令地址附近的一部分指令或數據從主存調入這個存儲器，供CPU在一段時間內使用。這對提高程序的運行速度有很大的作用。這個介於主存和CPU之間的高速小容量存儲器稱作高速緩衝存儲器(Cache)。系統正是依據此原理，不斷地將與當前指令集相關聯的一個不太大的後繼指令集從內存讀到Cache，然後再與CPU高速傳送，從而達到速度匹配。CPU對存儲器進行數據請求時，通常先訪問Cache。由於局部性原理不能保證所請求的數據百分之百地在Cache中，這裏便存在一個命中率。即CPU在任一時刻從Cache中可靠獲取數據的機率。命中率越高，正確獲取數據的可靠性就越大。一般來說，Cache的存儲容量比主存的容量小得多，但不能太小，太小會使命中率太低；也沒有必要過大，過大不僅會增加成本，而且當容量超過一定值後，命中率隨容量的增加將不會有明顯地增長。只要Cache的空間與主存空間在一定範圍內保持適當比例的映射關係，Cache的命中率還是相當高的。一般規定Cache與內存的空間比爲4：1000，即128kB Cache可映射32MB內存；256kB Cache可映射64MB內存。在這種情況下，命中率都在90％以上。至於沒有命中的數據，CPU只好直接從內存獲取。獲取的同時，也把它拷進Cache，以備下次訪問。
存儲器與CPU的鏈接：
存儲容量的擴展：1.位擴展：增加存儲字長 2.字擴展：增加存儲器字的數量 3.字位擴展
存儲器與CPU的連接：
1.地址線的連接:CPU的低位地址線與存儲芯片連接，高位地址線做其他用途
2.數據線的連接：對存儲芯片進行位擴展，使其數據位數與CPU數據線數相同
3.讀寫命令線的連接：CPU的讀寫命令線直接與存儲芯片的允許控制端相連，
4.片選線的連接：未用到的高位地址與訪問控制信號共同產生片選信號
5.存儲芯片的選擇
步驟：1.將16進制地址範圍寫成二進制地址碼，確定總容量
2.根據地址範圍的容量以及作用選擇存儲芯片
3.分配CPU地址線
4.片選信號形成
主存與緩存解決CPU與主存速度不匹配的問題，主存與輔存解決存儲系統容量的問題
存儲器性能指標：速度，容量，單位價格
存儲器地址的分配
存儲字長都是8的整數倍
尋址中靠左的爲高位字節，32位字長用高位表示字地址，16位字長用低位表示
尋址範圍的意思爲共可以尋址多少個數，重在個數
主存的技術指標：
存儲容量，存儲速度（存儲週期：兩次連續的獨立的存儲器操作的最小間隔時間），存儲器帶寬（單位時間存取次數*存儲位數，1.縮短存取時間，2，增加存儲字長，3增加存儲體）。
半導體存儲芯片：
地址線，數據線，控制線
線選法（一次選擇一行），重合法（給出橫縱各一排，選擇重合位置）。
隨機存取存儲器：
注意存儲過程圖：
靜態RAM
1.地址有效2.片選有效3.命令有效4.數據線有效（讀）
動態RAM
定期進行電容的刷新充電
1.行A有效2列A有效，3讀寫指令運行4，數據線允許
刷新方式：
1.集中刷新：規定時間內對所有的存儲單元進行逐一刷新，此時停止所有的讀寫操作。例如：128*128矩陣存儲芯片刷新，存取週期0.5us，刷新週期2ms（即爲如果2ms不刷新，數據就消失了，刷新所用時間爲一個存取週期），則刷新所需時間爲64us，稱爲死時間。
2.分散刷新:
對每行存儲單元的刷新分散到每個存取週期內完成。即延長每一個存取週期，使其前一半時間進行存取操作或者維持信息。後一半時間進行刷新操作。刷新按照行進行128us可以刷新所用數據。
3.異步刷新：
在2ms內對128行各自刷新一遍。每隔15.6us刷新一行，每行舒心時間仍然爲0.5s，這樣刷新一行只需要停止一個存取週期，但是對於每行來說，刷新時間間隔仍未2ms。死時間縮短爲0.5us
根據程序的局部性原理，可以在主存和CPU通用寄存器之間設置一個高速的容量相對較小的存儲器，把正在執行的指令地址附近的一部分指令或數據從主存調入這個存儲器，供CPU在一段時間內使用。這對提高程序的運行速度有很大的作用。這個介於主存和CPU之間的高速小容量存儲器稱作高速緩衝存儲器(Cache)。系統正是依據此原理，不斷地將與當前指令集相關聯的一個不太大的後繼指令集從內存讀到Cache，然後再與CPU高速傳送，從而達到速度匹配。CPU對存儲器進行數據請求時，通常先訪問Cache。由於局部性原理不能保證所請求的數據百分之百地在Cache中，這裏便存在一個命中率。即CPU在任一時刻從Cache中可靠獲取數據的機率。命中率越高，正確獲取數據的可靠性就越大。一般來說，Cache的存儲容量比主存的容量小得多，但不能太小，太小會使命中率太低；也沒有必要過大，過大不僅會增加成本，而且當容量超過一定值後，命中率隨容量的增加將不會有明顯地增長。只要Cache的空間與主存空間在一定範圍內保持適當比例的映射關係，Cache的命中率還是相當高的。一般規定Cache與內存的空間比爲4：1000，即128kB Cache可映射32MB內存；256kB Cache可映射64MB內存。在這種情況下，命中率都在90％以上。至於沒有命中的數據，CPU只好直接從內存獲取。獲取的同時，也把它拷進Cache，以備下次訪問。
存儲器與CPU的鏈接：
存儲容量的擴展：1.位擴展：增加存儲字長 2.字擴展：增加存儲器字的數量 3.字位擴展
存儲器與CPU的連接：
1.地址線的連接:CPU的低位地址線與存儲芯片連接，高位地址線做其他用途
2.數據線的連接：對存儲芯片進行位擴展，使其數據位數與CPU數據線數相同
3.讀寫命令線的連接：CPU的讀寫命令線直接與存儲芯片的允許控制端相連，
4.片選線的連接：未用到的高位地址與訪問控制信號共同產生片選信號
5.存儲芯片的選擇
步驟：1.將16進制地址範圍寫成二進制地址碼，確定總容量
2.根據地址範圍的容量以及作用選擇存儲芯片
3.分配CPU地址線
4.片選信號形成
