輸出端的接電源或接地的電阻叫上拉、下拉電阻，而基極電阻不叫這個名稱，應該叫基極偏置電路分壓電阻。
根據基極所需的偏置電壓以及電源電壓大小，用電阻分壓公式計算Ub=Vcc*R2/（R1+R2），電阻值的大小應該在kΩ~十kΩ數量級，保證電阻上的電流比基極電流大一個數量級。
例如基極偏壓需要2V，電源電壓6V，取下偏置電阻10kΩ，可以算出上偏置電阻爲20kΩ。
爲了簡便敘述，以下統一爲上下拉電阻
簡單概括爲：電源到器件引腳上的電阻叫上拉電阻，作用是平時使該引腳爲高電平，地到器件引腳上的電阻叫下拉電阻，作用是平時使該引腳爲低電平。低電平在IC內部與GND相連接；高電平在IC內部與超大電阻相連接。上拉就是將不確定的信號通過一個電阻鉗位在高電平，電阻同時起限流作用，下拉同理。對於非集電極（或漏極）開路輸出型電路（如普通門電路，其提升電流和電壓的能力是有限的，上拉和下拉電阻的主要功能是爲集電極開路輸出型電路提供輸出電流通道。
上拉是對器件注入電流，下拉是輸出電流；強弱只是上拉或下拉電阻的阻值不同，沒有什麼嚴格區分。當IC的I/O端口，節點爲高電平時，節點處和GND之間的阻抗很大，可以理解爲無窮大，這個時候通過上拉電阻（如4.7K歐，10K歐電阻）接到VCC上，上拉電阻的分壓幾乎可以忽略不計；
當I/O端口節點需要爲低電平時，直接接GND就可以了，這個時候VCC與GND是通過剛纔的上拉電阻（如4.7K歐，10K歐電阻）連接的，通過的電流很小，可以忽略不計。
如果單純的想要使這個節點成爲高電平，並且輸出阻抗非常大，則直接接電源也無妨，但是如果單片機要使這個節點拉低，即單片機內部使節點接地，這樣5V電源和地之間就短路了。
另外，當要求這個節點爲高電平時，這個節點和地之間的阻抗一般非常大，如100K歐的阻抗，當上拉一個10K歐的電阻，這個點分得的電壓爲100K歐/（100K 10K）*5V=4.5V，這樣也可以拉到高電平。
而當要求這個節點爲低電平時，只要把它和地連接就可以了，電源和地之間有一個10K偶的電阻，這樣就不會短路了。
當低電平時，電源和地之間有一個負載形成的迴路，有時候這個節點會再串接一個電阻，因爲電流流向阻抗低的地方，所以電流會通過與電源相連的電阻流向地，而不是流向這個與節點相連的電阻，因爲這個節點連接的電阻阻抗高，所以低電平時這個點的電勢就是低電平。
可以這麼認爲，對於IC的I/O端口來說，IC內部通過控制高低電平相當於控制這個O/O口與其內部的GND或非常大的電阻相連，如100K歐，當I/O口爲低電平0V時，在IC內部，是控制IC芯片O/O口的引腳在芯片內與GND連接。
當I/O口爲高電平時，如5V，這個時候I/O口引腳在芯片內是與非常大的電阻，如100K歐相連接的，有時在I/O節點處會再串接一個小電阻值的電阻，如68歐，因爲電流流向阻抗低的地方，所以當芯片內部的I/O端口歐與GND相連爲低電平時，電源與上拉電阻及芯片內部的GND形成環路進行流通。
這時I/O口節點處的電流就會流向芯片內部的GND，因爲節點處串接了一個小阻值的電阻，相對於GND來說是高阻，就是大一點點也是高阻，所以電流就不會流過這個串聯的電阻。
當用下拉電阻時（所謂的上拉和下拉都是針對高阻態而言的），當I/O口爲高阻態時，通過上拉電阻能夠讓其保持在高電平狀態；
具體如上文所述：當I/O端口爲高阻態時，用下拉電阻把這個口與GND相連接，高阻態電阻值很大，可以理解爲斷開，其實就是和芯片內部的阻值很大的電阻相連接，下拉的時候拉到地上了，沒有電流，電平值爲0，除非是給這個引腳賦予一個高電平值它才能夠起作用。
上拉和下拉電阻的作用概括如下：
1、提高電壓準位當TTL電路驅動CMOS電路時，如果TTL電路輸出的高電平低於CMOS電路的最低高電平，這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值；OC門電路必須加上拉電阻，以提高輸出的高電平值。2、加大輸出引腳的驅動能力有的單片機引腳上也常使用上拉電阻。3、N/A引腳（沒有連接的引腳）防靜電、防干擾；在CMOS芯片上，爲了防止靜電造成損壞，不用的引腳不能懸空，一般接上拉電阻降低輸入阻抗，提供泄荷通路。同時引腳懸空就比較容易接收外界的電磁干擾。4、電阻匹配抑制反射波干擾，長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻使電阻匹配，能有效的抑制反射波干擾。5、預設空間狀態/默認電位在一些CMOS輸入端接上拉或下拉電阻是爲了預設默認電位。當不用這些引腳時，這些輸入端下拉接低電平或上拉接高電平。在I2C等總線上空閒時的狀態是由上下拉電阻獲得的。6、提高芯片輸入信號的噪聲容限輸入端如果是高阻狀態，或高阻抗輸入端處於懸空狀態，此時需要加上拉或下拉電阻，以免受到隨機電平的影響，進而影響電路工作。同樣，如果輸出端處於被動狀態，需要加上拉或下拉電阻，如輸出端僅僅是一個三極管的集電極，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。在BJT晶體三極管的基極端，上拉電阻和下拉電阻也起着至關重要的作用。在三極管的電路應用中，串接在基極上的電阻起限制基級電流的作用，如下圖中的R2所示，
如下圖中的R5所示，上拉電阻使三極管基極的輸入電平在默認情況下是高電平輸入，當CPU有低電平信號輸出時，外圍電路響應，下拉電阻使晶體管的基極輸入在默認情況下拉到低電平，如下圖中的R6所示。
上拉下拉電阻選取
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般爲3.5V），這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，才能使用。像比較器這類型，必須要都是要OC輸出，就要加上拉電阻。
3、爲加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在COMS芯片上，爲了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗，提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
對上拉電阻和下拉電阻的選擇應結合開關管特性和下級電路的輸入特性進行設定，主要需要考慮以下幾個因素：
-
1． MOS管和三極管驅動能力與功耗的平衡。以上拉電阻爲例，一般地說，上拉電阻越小，驅動能力越強，但功耗越大，設計是應注意兩者之間的均衡。
2．MOS管和三極管下級電路的驅動需求。同樣以上拉電阻爲例，當輸出高電平時，開關管斷開，上拉電阻應適當選擇以能夠向下級電路提供足夠的電流。
3． 高低電平的設定。不同電路的高低電平的門檻電平會有不同，電阻應適當設定以確保能輸出正確的電平。以上拉電阻爲例，當輸出低電平時，開關管導通，上拉電阻和開關管導通電阻分壓值應確保在零電平門檻之下。
4． 頻率特性。以上拉電阻爲例，上拉電阻和開關管漏源級之間的電容和下級電路之間的輸入電容會形成RC延遲，電阻越大，延遲越大。上拉電阻的設定應考慮電路在這方面的需求。
下拉電阻的設定的原則和上拉電阻是一樣的。
OC門輸出高電平時是一個高阻態，其上拉電流要由上拉電阻來提供，設輸入端每端口不大於100uA,設輸出口驅動電流約500uA，標準工作電壓是5V，輸入口的高低電平門限爲0.8V(低於此值爲低電平)；2V(高電平門限值)。
選上拉電阻時：
500uA x 8.4K= 4.2即選大於8.4K時輸出端能下拉至0.8V以下，此爲最小阻值，再小就拉不下來了。如果輸出口驅動電流較大，則阻值可減小，保證下拉時能低於0.8V即可。
當輸出高電平時，忽略管子的漏電流，兩輸入口需200uA
200uA x15K=3V即上拉電阻壓降爲3V，輸出口可達到2V，此阻值爲最大阻值，再大就拉不到2V了。選10K可用。
設計時管子的漏電流不可忽略，IO口實際電流在不同電平下也是不同的，上述僅僅是原理，一句話概括爲：輸出高電平時要餵飽後面的輸入口，輸出低電平不要把輸出口喂撐了（否則多餘的電流餵給了級聯的輸入口，高於低電平門限值就不可靠了）
總結：，上拉在1k到10k之間選取。 MOS管下拉一般選擇10K~20K，三極管下拉用1K~2K！
另外：
1)防止三極管受噪聲信號的影響而產生誤動作，使晶體管截止更可靠!三極管的基極不能出現懸空，當輸入信號不確定時(如輸入信號爲高阻態時)，加下拉電阻，就能使有效接地。
特別是GPIO連接此基極的時候，一般在GPIO所在IC剛剛上電初始化的時候，此GPIO的內部也處於一種上電狀態，很不穩定，容易產生噪聲，引起誤動作!加此電阻，可消除此影響(如果出現一尖脈衝電平，由於時間比較短，所以這個電壓很容易被電阻拉低;如果高電平的時間比較長，那就不能拉低了，也就是正常高電平時沒有影響)!但是電阻不能過小，影響泄漏電流!(過小則會有較大的電流由電阻流入地)
2)當三極管開關作用時,ON和OFF時間越短越好,爲了防止在OFF時,因晶體管中的殘留電荷引起的時間滯後,在B,E之間加一個R起到放電作用。高頻，深飽和時特別要注意。(次要)
3 )三極管基級加電阻主要是爲了設置一個偏置電壓，這樣就不會出現信號的失真(這在輸入信號有交流時極其重要：如當溫度上升時，Ic將增大，導致Ie也會增大，那麼在Re上的壓降也增大，而Vbe=Vb-IeRe，而Vb此時基本上被下拉電阻保持住，所以使Vbe減小。當然這個減小對0.7v來說是很小的，是從微觀上去分析的。Vbe的減小，使Ib減小，結果牽制了Ic的增加，從而使Ic基本恆定。這也是反饋控制的原理)。
而且同時還是爲了防止輸入電流過大，加個電阻可以分一部分電流，這樣就不會讓大電流直接流入三極管而損壞其.至於爲了放電，一般是在MOS管中才用，三極管這個問題不大
4)如果三極管不接下拉電阻，就不能設定偏置電壓，這樣會產生輸入信號的交越失真，並且輸入電流過大的時候會導致大電流直接流入三極管而導致損壞。
接下拉電阻不宜過大，不然會影響流入基極的電流過小
