在clock_init的時候，爲什麼要將fast bus mode 切換到 asynchronous bus mode ?

在clock_init的時候，爲什麼要將fast bus mode 切換到 asynchronous bus mode ?

判斷的條件是 HDIVN 是否是 0 ，這個條件主要判斷的是 FCLK:HCLK:PCLK=?

當 HDIVN == 0 的時候，FCLK:HCLK:PCLK = 1：1：1 ，這就是說，如果不是這個比例，HCLK和PCLK的頻率就要降低，這個時候我們總線上的頻率和CPU的頻率就不一樣了，所以我們要把總線模式改爲異步總線模式。