轉自：
1，I2C總線之(一)---概述 https://www.cnblogs.com/BitArt/archive/2013/05/27/3101037.html
2，I2C總線之(二)---時序 https://www.cnblogs.com/BitArt/archive/2013/05/28/3103917.html
3, I2C總線之(三)---以C語言理解IIC https://www.cnblogs.com/BitArt/archive/2013/06/01/3112042.html
-
概述：
I²C 是Inter-Integrated Circuit的縮寫，發音爲"eye-squared cee" or "eye-two-cee" , 它是一種兩線接口。
I²C 只是用兩條雙向的線，一條 Serial Data Line (SDA) ，另一條Serial Clock (SCL)。
SCL：上升沿將數據輸入到每個EEPROM器件中；下降沿驅動EEPROM器件輸出數據。(邊沿觸發)
SDA：雙向數據線，爲OD門，與其它任意數量的OD與OC門成"線與"關係。
-
輸出級
每一個I2C總線器件內部的SDA、SCL引腳電路結構都是一樣的，引腳的輸出驅動與輸入緩衝連在一起。其中輸出爲漏極開路的場效應管，輸入緩衝爲一隻高輸入阻抗的同相器，這種電路具有兩個特點：
1)由於SDA、SCL爲漏極開路結構(OD)，因此它們必須接有上拉電阻,阻值的大小常爲 1k8, 4k7 and 10k ，但1k8 時性能最好；當總線空閒時，兩根線均爲高電平。連到總線上的任一器件輸出的低電平，都將使總線的信號變低，即各器件的SDA及SCL都是線"與"關係。
2)引腳在輸出信號的同時還將引腳上的電平進行檢測，檢測是否與剛纔輸出一致，爲"時鐘同步"和"總線仲裁"提供了硬件基礎。
-
主設備與從設備
系統中的所有外圍器件都具有一個7位的"從器件專用地址碼"，其中高4位爲器件類型，由生產廠家制定，低3位爲器件引腳定義地址，由使用者定義。主控器件通過地址碼建立多機通信的機制，因此I2C總線省去了外圍器件的片選線，這樣無論總線上掛接多少個器件，其系統仍然爲簡約的二線結構。終端掛載在總線上，有主端和從端之分，主端必須是帶有CPU的邏輯模塊，在同一總線上同一時刻使能有一個主端，可以有多個從端，從端的數量受地址空間和總線的最大電容 400pF的限制。
-
- 主端主要用來驅動SCL line；
- 從設備對主設備產生響應；
二者都可以傳輸數據，但是從設備不能發起傳輸，且傳輸是受到主設備控制的。
4.速率：
普通模式：100kHz；
快速模式：400kHz；
高速模式：3.4MHz；
沒有任何必要使用高速SCL，將SCL保持在100k或以下，然後忘了它吧。
I2C總線之(二)---時序
一、協議 1.空閒狀態 I2C總線總線的SDA和SCL兩條信號線同時處於高電平時，規定爲總線的空閒狀態。此時各個器件的輸出級場效應管均處在截止狀態，即釋放總線，由兩條信號線各自的上拉電阻把電平拉高。 2.起始位與停止位的定義：
- 起始信號：當SCL爲高期間，SDA由高到低的跳變；啓動信號是一種電平跳變時序信號，而不是一個電平信號。
- 停止信號：當SCL爲高期間，SDA由低到高的跳變；停止信號也是一種電平跳變時序信號，而不是一個電平信號。
發送器每發送一個字節，就在時鐘脈衝9期間釋放數據線，由接收器反饋一個應答信號。 應答信號爲低電平時，規定爲有效應答位（ACK簡稱應答位），表示接收器已經成功地接收了該字節；應答信號爲高電平時，規定爲非應答位（NACK），一般表示接收器接收該字節沒有成功。 對於反饋有效應答位ACK的要求是，接收器在第9個時鐘脈衝之前的低電平期間將SDA線拉低，並且確保在該時鐘的高電平期間爲穩定的低電平。 如果接收器是主控器，則在它收到最後一個字節後，發送一個NACK信號，以通知被控發送器結束數據發送，並釋放SDA線，以便主控接收器發送一個停止信號P。
如下圖邏輯分析儀的採樣結果：釋放總線後，如果沒有應答信號，sda應該一直持續爲高電平，但是如圖中藍色虛線部分所示，它被拉低爲低電平，證明收到了應答信號。 這裏面給我們的兩個信息是：1)接收器在SCL的上升沿到來之前的低電平期間拉低SDA；2)應答信號一直保持到SCL的下降沿結束；正如前文紅色標識所指出的那樣。
4.數據的有效性：
I2C總線進行數據傳送時，時鐘信號爲高電平期間，數據線上的數據必須保持穩定，只有在時鐘線上的信號爲低電平期間，數據線上的高電平或低電平狀態才允許變化。 我的理解：雖然只要求在高電平期間保持穩定，但是要有一個提前量，也就是數據在SCL的上升沿到來之前就需準備好，因爲在前面I2C總線之(一)---概述一文中已經指出，數據是在SCL的上升沿打入到器件(EEPROM)中的。
5.數據的傳送：
在I2C總線上傳送的每一位數據都有一個時鐘脈衝相對應（或同步控制），即在SCL串行時鐘的配合下，在SDA上逐位地串行傳送每一位數據。數據位的傳輸是邊沿觸發。
二、工作過程
總線上的所有通信都是由主控器引發的。在一次通信中，主控器與被控器總是在扮演着兩種不同的角色。
1.主設備向從設備發送數據
主設備發送起始位，這會通知總線上的所有設備傳輸開始了，接下來主機發送設備地址，與這一地址匹配的slave將繼續這一傳輸過程，而其它slave將會忽略接下來的傳輸並等待下一次傳輸的開始。主設備尋址到從設備後，發送它所要讀取或寫入的從設備的內部寄存器地址； 之後，發送數據。數據發送完畢後，發送停止位：
寫入過程如下：
發送起始位
- 發送從設備的地址和讀/寫選擇位；釋放總線，等到EEPROM拉低總線進行應答；如果EEPROM接收成功，則進行應答；若沒有握手成功或者發送的數據錯誤時EEPROM不產生應答，此時要求重發或者終止。
- 發送想要寫入的內部寄存器地址；EEPROM對其發出應答；
- 發送數據
- 發送停止位.
- EEPROM收到停止信號後，進入到一個內部的寫入週期，大概需要10ms，此間任何操作都不會被EEPROM響應；(因此以這種方式的兩次寫入之間要插入一個延時，否則會導致失敗，博主曾在這裏小坑了一下)
詳細：
需要說明的是：①主控器通過發送地址碼與對應的被控器建立了通信關係，而掛接在總線上的其它被控器雖然同時也收到了地址碼，但因爲與其自身的地址不相符合，因此提前退出與主控器的通信；
2.主控器讀取數據的過程：
讀的過程比較複雜，在從slave讀出數據前，你必須先要告訴它哪個內部寄存器是你想要讀取的，因此必須先對其進行寫入(dummy write)：
-
發送起始位；
-
發送slave地址+write bit set；
-
發送內部寄存器地址；
-
重新發送起始位，即restart；
-
重新發送slave地址+read bit set；
-
讀取數據
主機接收器在接收到最後一個字節後，也不會發出ACK信號。於是，從機發送器釋放SDA線，以允許主機發出P信號結束傳輸。
-
發送停止位
詳細：
I2C總線之(三)---以C語言理解IIC
爲了加深對I2C總線的理解，用C語言模擬IIC總線，邊看源代碼邊讀波形：
如下圖所示的寫操作的時序圖：
讀時序的理解同理。對於時序不理解的朋友請參考“I2C總線之(二)---時序”
完整的程序如下：
#include<reg51.h>
#define uchar unsigned char
#define uint unsigned int
#define write_ADD 0xa0
#define read_ADD 0xa1
uchar a;
sbit SDA=P2^0;
sbit SCL=P2^1;
void SomeNop(); //短延時
void init(); //初始化
void check_ACK(void)；
void I2CStart(void);
void I2cStop(void);
void write_byte(uchar dat);//寫字節
void delay(uint z);
uchar read_byte(); //讀字節
void write(uchar addr,uchar dat); //指定地址寫
uchar read(uchar addr); //指定地址讀
bit flag; //應答標誌位
void main()
{
init();
write_add(5,0xaa); //向地址5寫入0xaa
delay(10); //延時,否則被坑呀！！！
P1=read_add(5); //讀取地址5的值
while(1);
}
//***************************************************************************
void delay()//簡單延時函數
{ ;; }
//***************************************************************************
void start() //開始信號 SCL在高電平期間，SDA一個下降沿則表示啓動信號
{
sda=1; //釋放SDA總線
delay();
scl=1;
delay();
sda=0;
delay();
}
//***************************************************************************
void stop() //停止 SCL在高電平期間，SDA一個上升沿則表示停止信號
{
sda=0;
delay();
scl=1;
delay();
sda=1;
delay();
}
//***************************************************************************
void respons() //應答 SCL在高電平期間，SDA被從設備拉爲低電平表示應答
{
uchar i;
scl=1;
delay();
//至多等待250個CPU時鐘週期
while((sda==1)&&(i<250))i++;
scl=0;
delay();
}
//***************************************************************************
void init()//總線初始化 將總線都拉高一釋放總線 發送啓動信號前，要先初始化總線。即總有檢測到總線空閒纔開始發送啓動信號
{
sda=1;
delay();
scl=1;
delay();
}
//***************************************************************************
void write_byte(uchar date) //寫一個字節
{
uchar i,temp;
temp=date;
for(i=0;i<8;i++)
{
temp=temp<<1;
scl=0;//拉低SCL，因爲只有在時鐘信號爲低電平期間按數據線上的高低電平狀態才允許變化；並在此時和上一個循環的scl=1一起形成一個上升沿
delay();
sda=CY;
delay();
scl=1;//拉高SCL，此時SDA上的數據穩定
delay();
}
scl=0;//拉低SCL，爲下次數據傳輸做好準備
delay();
sda=1;//釋放SDA總線，接下來由從設備控制，比如從設備接收完數據後，在SCL爲高時，拉低SDA作爲應答信號
delay();
}
//***************************************************************************
uchar read_byte()//讀一個字節
{
uchar i,k;
scl=0;
delay();
sda=1;
delay();
for(i=0;i<8;i++)
{
scl=1;//上升沿時，IIC設備將數據放在sda線上，並在高電平期間數據已經穩定，可以接收啦
delay();
k=(k<<1)|sda;
scl=0;//拉低SCL，使發送端可以把數據放在SDA上
delay();
}
return k;
}
//***************************************************************************
void write_add(uchar address,uchar date)//任意地址寫一個字節
{
start();//啓動
write_byte(0xa0);//發送從設備地址
respons();//等待從設備的響應
write_byte(address);//發出芯片內地址
respons();//等待從設備的響應
write_byte(date);//發送數據
respons();//等待從設備的響應
stop();//停止
}
//***************************************************************************
uchar read_add(uchar address)//讀取一個字節
{
uchar date;
start();//啓動
write_byte(0xa0);//發送發送從設備地址 寫操作
respons();//等待從設備的響應
write_byte(address);//發送芯片內地址
respons();//等待從設備的響應
start();//啓動
write_byte(0xa1);//發送發送從設備地址 讀操作
respons();//等待從設備的響應
date=read_byte();//獲取數據
stop();//停止
return date;//返回數據
}
