對於數字電路來說，很重要的一個因素是信號的速度和功率的平衡。手持設備功率很重要，電阻是越大越好。
但因爲cmos電路輸入端表現往往像一個電容。
如果上拉電阻大，則信號上升沿會變得平緩，對高速信號很有可能導致問題。因爲負載電容這東西對於不同硬件不一樣，沒什麼定論。一般來說，10K的上拉電阻應付幾十K的信號問題應該不大，很多信號速度都在這個範圍內，電流也不算太大，算是個萬金油的取值。
但對於上M的信號，我這裏測 試的情況對stm8的輸入來說，10K上拉電阻已經無法滿足要求，上升沿變得很緩慢，電阻降到2K才能湊活在1M附近工作。
一般上M的信號都需要很低的上拉電阻，沒記錯的話stm8的燒寫口SWIM的上拉是幾百歐。負載電容和時序要求一般在數據手冊裏都有，理論上是可以算出最高的允許電阻值得。 但更簡單的辦法是用示波器看看波形，如果上升沿太緩慢就要考慮降低上拉電阻了。
關於100K的上拉電阻，由於處理很多常見信號可能導致速度問題，加上10K的電流也可以接受，所以用的比較少。
但是一些芯片IO口內部提供的上下拉電阻常常在幾十K左右，比如stm8最高可以到80K，處理些不重要的輸入也是很好用的，所以100K這個值其實也用的不少。
另外，有些信號基本就是個常量，很少發生變化，如果系統休眠時也要消耗電流，1M甚至更大的也是可以用的，畢竟100K也要有30到50uA的電流，在休眠時還是很可觀的。
