DSP問答100問
一、時鐘和電源
問：DSP的電源設計和時鐘設計應該特別注意哪些方面？外接晶振選用有源的好還是無源的
好？
答：時鐘一般使用晶體，電源可用TI的配套電源。外接晶振用無源的好。
問：TMS320LF2407的A/D轉換精度保證措施。
答：參考電源和模擬電源要求乾淨。
問：系統調試時發現紋波太大，主要是哪方面的問題？
答：如果是電源紋波大，加大電容濾波。
問：請問我用5V供電的有源晶振爲DSP提供時鐘，是否可以將其用兩個電阻進行分壓後再接
到DSP的時鐘輸入端，這樣做的話，時鐘工作是否穩定？
答：這樣做不好，建議使用晶體。
問：一個多DSP電路板的時鐘，如何選擇比較好？DSP電路板的硬件設計和系統調試時的時
序問題？
答：建議使用時鐘芯片，以保證同步。硬件設計要根據DSP芯片的時序，選擇外圍芯片，根
據時序設定等待和硬件邏輯。
二．干擾與板的佈局
問：器件佈局應重點考慮哪些因素？例如在集中抄表系統中？
答：可用TMS320VC5402，成本不是很高。器件佈局重點應是存貯器與DSP的接口。
問：在設計DSP的PCB板時應注意哪些問題？
答：1.電源的佈置；2.時鐘的佈置；3.電容的佈置；4.終端電路；5.數字同模擬的佈置。
問：請問DSP在與前向通道(比如說AD)接口的時候，佈線過程中要注意哪些問題，以保證A
D採樣的穩定性？
答：模擬地和數字地分開，但在一點接地。
問：DSP主板設計的一般步驟是什麼？需要特別注意的問題有哪些？
答：1.選擇芯片；2.設計時序；3.設計PCB。最重要的是時序和佈線。
問：在硬件設計階段如何消除信號干擾（包括模擬信號及高頻信號）？應該從那些方面着
手？
答：1.模擬和數字分開；2.多層板；3.電容濾波。
問：在電路板的設計上，如何很好的解決靜電干擾問題。
答：一般情況下，機殼接大地，即能滿足要求。特殊情況下，電源輸入、數字量輸入串接
專用的防靜電器件。
問：DSP板的電磁兼容（EMC）設計應特別注意哪些問題?
答：正確處理電源、地平面，高速的、關鍵的信號在源端串接端接電阻，避免信號反射。
問：用電感來隔離模擬電源和數字電源，其電感量如何決定？是由供電電流或噪音要求來
決定嗎？有沒有計算公式？
答：電感或磁珠相當於一個低通濾波器，直流電源可以通過，而高頻噪聲被濾除。所以電
感的選擇主要決定於電源中高頻噪聲的成分。
問：講座上的材料多是電源干擾問題，能否介紹板上高頻信號佈局（Layout）時要注意的
問題以及數字信號對模擬信號的影響問題？
答：數字信號對模擬信號的干擾主要是串擾，在佈局時模擬器件應儘量遠離高速數字器件
，高速數字信號儘量遠離模擬部分，並且應保證它們不穿越模擬地平面。
問：能否介紹PCB佈線對模擬信號失真和串音的影響，如何降低和克服？
答：有2個方面，1. 模擬信號與模擬信號之間的干擾：佈線時模擬信號儘量走粗一些，如
果有條件，2個模擬信號之間用地線間隔。2. 數字信號對模擬信號的干擾：數字信號儘量
遠離模擬信號，數字信號不能穿越模擬地。
三．DSP性能
問：1.我要設計生物圖像處理系統，選用那種型號較好（高性能和低價格）？2.如果選定
TI DSP，需要什麼開發工具？
答：1.你可採用C54x 或 C55x平臺，如果你需要更高性能的，可採用C6x系列。2.需要EVM
s和XDS510仿真器。
問：請介紹一種專門用於快速富利葉變換（FFT）， 數字濾波，卷積，相關等算法的DSP，
最好集成12bit以上的ADC功能。
答：如果你的系統是馬達/能量控制的，我建議你用TMS320LF240x。詳情請參閱DSP選擇指
南：http://www.dspvillage.ti.com/dspguide。
問：有些資料說DSP比單片機好，但單片機用的比DSP廣。請問這兩個在使用上有何區別？
答：單片機一般用於要求低的場合，如4/8位的單片機。DSP適合於要求較高的場合。
問：我想了解在信號處理方面DSP比FPGA的優點。
答：DSP是通用的信號處理器，用軟件實現數據處理；FPGA用硬件實現數據處理。DSP的成
本便宜，算法靈活，功能強；FPGA的實時性好，成本較高。
問：請問減小電路功耗的主要途徑有哪些？
答：1.選擇低功耗的芯片；2.減少芯片的數量；3.儘量使用IDLE。
問：用C55設計一個低功耗圖像壓縮/解壓和無線傳輸的產品，同時雙向傳輸遙控指令和其
他信息，要求圖像30幀/秒，TFT顯示320*240，不知道能否實現？若能，怎樣確定性能？選
擇周邊元器件？確定最小的傳輸速率？能否提供開發的解決方案？軟件核？
答：1.有可能，要看你的算法。2.建議先在模擬器上模擬。
問：用DSP開發MP3，比較專用MP3解碼芯片如何，比如成本、難度、週期？謝謝。
答：1.DSP的功能強，可以實現附加的功能，如ebook等；2.DSP的性能價格比高；3.難度較
大，需要算法，因此週期較長，但TI有現成的方案。
問：用DSP開發的系統跟用普通單片機開發的系統相比，有何優勢？DSP一般適用於開發什
麼樣的系統？其開發週期、資金投入、開發成本如何？與DSP的接口電路是否還得用專門的
芯片？
答：1.性能高；2.適合於速度要求高的場合；3.開發週期一般6個月，投入一般要一萬元左
右；4.不一定，但需要速度較高的芯片。
問：DSP會對原來的模擬電路產生什麼樣的影響？
答：一方面DSP用數字處理的方法可以代替原來用模擬電路實現的一些功能；另一方面，D
SP的高速性對模擬電路產生較大的干擾，設計時應儘量使DSP遠離模擬電路部分。
問：請問支持MPEG-4芯片型號是什麼？
答：C55x或 C6000 或DSC2x
問：DSP內的計算速度是快的，但是它的I/O口的交換速度有多快呢？
答：主頻的1/4左右。
四．技術性問題
問：我有二個關於C2000的問題：1、C240或C2407的RS復位引腳既可輸入，也可輸出，直接用
CMOS門電路（如74ACT04）驅動是否合適，還是應該用OC門（集電極開路）驅動？2、大程序
有時運行異常，但加一兩條空指令就正常，是何原因？
答：1、OC門（集電極開路）驅動。2、是流水線的問題。
問：1.DSP芯片內是否有單個的隨機函數指令？2．DSP內的計算速度是快的，但是它的I/O
口的交換速度有多快呢？SP如何配合EPLD或FPGA工作呢？
答：1.沒有。2.取決於你所用的I/O。對於HPI，傳輸速率（字節）大約爲CPU的1/4，對Mc
BSP，位速率（kbps）大約爲CPU的1/2。3.你可以級聯仿真接口和一個EPLD/FPGA在一起。
請參考下面的應用手冊： http://www.ti.com/sc/docs/psheets/a...ps/spra439a.htm
問：設計DSP系統時，我用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？我經常
在設計時爲某一管腳是否要設置上/下拉電阻而猶豫不定。
答：C6000系列的輸入引腳內部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上
拉或者下拉電阻，特殊情況根據需要配置。
問：我正在使用TMS320VC5402，通過HPI下載代碼，但C5402的內部只提供16K字的存儲區，請
問我能通過HPI把代碼下載到它的外部擴展存儲區運行嗎？
答：不行，只能下載到片內。
問：電路中用到DSP，有時當復位信號爲低時，電壓也屬於正常範圍，但DSP加載程序不成
功。電流也偏大，有時時鐘也有輸出。不知爲什麼？
答：復位時無法加載程序。
問：DSP和單片機相連組成主從系統時，需要注意哪些問題？
答：建議使用HPI接口，或者通過DPRAM連接。
問：原來的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配。現在是如何解決此問
題的？
答：用BootLoad方法解決。
問：我在使用5402DSK時，一上電，不接MIC，只接耳機，不運行任何程序，耳機中有比較
明顯的一定頻率的噪聲出現。有時上電後沒有出現，但接MIC，運行範例中的CODEC程序時
，又會出現這種噪聲。上述情況通常都在DSK工作一段時間後自動消失。我在DSP論壇上發
現別人用DSK時也碰到過這種情況，我自己參照5402DSK做了一塊板，所用器件基本一樣，
也是這現象，請問怎麼回事？如何解決？
答：開始時沒有有效的程序代碼，所以上電後是隨機狀態，出現這種情況是正常的。
問：我使用的是TMS320LF2407，但是仿真時不能保證每次都能GO MAIN。我想詳細諮詢一下
，CMD文件的設置用法，還有VECTOR的定義。
答：可能看門狗有問題，關掉看門狗。有關CMD文件配置請參考《彙編語言工具》第二章。
問：我設計的TMS320VC5402板子在調試軟件時會經常出現存儲器錯誤報告，排除是映射的
問題，是不是板子不穩定的因素？還是DSP工作不正常的問題？如何判別？
答：你可以利用Memoryfill功能，填入一些數值，然後刷新一下，看是不是在變，如果是
在變化，則Memory 是有問題。
問：如何解決Flash編程的問題:可不可以先用仿真器下載到外程序存儲RAM中，然後程序代
碼將程序代碼自己從外程序存儲RAM寫到F240的內部Flash ROM中，如何寫?
答：如果你用F240，你可以用下載TI做的工具。其它的可以這樣做。
問：C5510芯片如何接入E1信號？在接入時有什麼需要注意的地方？
答：通過McBSP同步串口接入。注意信號電平必須滿足要求。
問：請問如何通過仿真器把.HEX程序直接燒到FLASH中去?所用DSP爲5402是否需要自己另外編
寫一個燒寫程序， 如何實現?謝謝!!
答：直接寫.OUT。是DSP中寫一段程序，把主程序寫到FLASH中。
問：DSP的硬件設計和其他的電路板有什麼不同的地方？
答：1.要考慮時序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求
。
問：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪
個可以較方便地與VC33連接，完成10個模擬信號的AD轉換（要求16bit，1毫秒內完成10個信
號的採樣，當然也要考慮價格）？
答：作選擇有下列幾點需要考慮1. 總的採樣率：1ms、10個通道，總採樣率爲100K ，所有
A/D均能滿足要求。2. A/D與VC33的接口類型：並行、串行。前2種A/D爲並行接口，後幾種均
爲串行接口。3. 接口電平的匹配。前2種A/D爲5V電平，與VC33不能接口；後幾種均可爲3.3V
電平，可與VC33直接接口。
問：DSP的電路板有時調試成功率低於50%，連接和底板均無問題，如何解決？有時DSP同C
PLD產生不明原因的衝突，如何避免？
答：看來你的硬件設計可能有問題，不應該這麼小的成功率。我們的板的成功率爲95%以上
。
問：我們的工程有兩人蔘與開發，由於事先沒有考慮周全，一人使用的是助記符方式編寫
彙編代碼，另一人使用的是代數符號方式編寫彙編代碼，請問CCS5000中這二種編寫方式如
何嵌在一起調試？
答：我沒有這樣用過，我想可以用下面的辦法解決：將一種方式的程序先單獨編譯爲.obj
文件，在創建工程時，將這些.obj文件和另一種方式的程序一起加進工程中，二者即可一
起編譯調試了。
問：DSP數據緩衝，能否用SDRAM代替FIFO？
答：不行
問：ADC或DAC和DSP相連接時，要注意什麼問題？比如匹配問題，以保證A/D採樣穩定或D/A碼
不丟失。
答：1. 接口方式：並行／串行；2. 接口電平，必須保證二者一致。
問：用F240經常發生外部中斷丟失現象，甚至在實際環境中只有在程序剛開始時能產生中
斷，幾分鐘後就不能產生中斷。有時只能採取查詢的方式，請問有何有效的解決方法？改
爲F2407是不是要好些？
答：應該同DSP無關。建議你將中斷服務程序簡化看一下。
問：DSP的電源設計和時鐘設計應該特別注意哪些方面？外接晶振選用有源的好還是無源的
好？
答：時鐘一般使用晶體，電源可用TI的配套電源。外接晶振用無源的好。
問：TMS320LF2407的A/D轉換精度保證措施。
答：參考電源和模擬電源要求乾淨。
問：系統調試時發現紋波太大，主要是哪方面的問題？
答：如果是電源紋波大，加大電容濾波。
問：請問我用5V供電的有源晶振爲DSP提供時鐘，是否可以將其用兩個電阻進行分壓後再接
到DSP的時鐘輸入端，這樣做的話，時鐘工作是否穩定？
答：這樣做不好，建議使用晶體。
問：一個多DSP電路板的時鐘，如何選擇比較好？DSP電路板的硬件設計和系統調試時的時
序問題？
答：建議使用時鐘芯片，以保證同步。硬件設計要根據DSP芯片的時序，選擇外圍芯片，根
據時序設定等待和硬件邏輯。
二．干擾與板的佈局
問：器件佈局應重點考慮哪些因素？例如在集中抄表系統中？
答：可用TMS320VC5402，成本不是很高。器件佈局重點應是存貯器與DSP的接口。
問：在設計DSP的PCB板時應注意哪些問題？
答：1.電源的佈置；2.時鐘的佈置；3.電容的佈置；4.終端電路；5.數字同模擬的佈置。
問：請問DSP在與前向通道(比如說AD)接口的時候，佈線過程中要注意哪些問題，以保證A
D採樣的穩定性？
答：模擬地和數字地分開，但在一點接地。
問：DSP主板設計的一般步驟是什麼？需要特別注意的問題有哪些？
答：1.選擇芯片；2.設計時序；3.設計PCB。最重要的是時序和佈線。
問：在硬件設計階段如何消除信號干擾（包括模擬信號及高頻信號）？應該從那些方面着
手？
答：1.模擬和數字分開；2.多層板；3.電容濾波。
問：在電路板的設計上，如何很好的解決靜電干擾問題。
答：一般情況下，機殼接大地，即能滿足要求。特殊情況下，電源輸入、數字量輸入串接
專用的防靜電器件。
問：DSP板的電磁兼容（EMC）設計應特別注意哪些問題?
答：正確處理電源、地平面，高速的、關鍵的信號在源端串接端接電阻，避免信號反射。
問：用電感來隔離模擬電源和數字電源，其電感量如何決定？是由供電電流或噪音要求來
決定嗎？有沒有計算公式？
答：電感或磁珠相當於一個低通濾波器，直流電源可以通過，而高頻噪聲被濾除。所以電
感的選擇主要決定於電源中高頻噪聲的成分。
問：講座上的材料多是電源干擾問題，能否介紹板上高頻信號佈局（Layout）時要注意的
問題以及數字信號對模擬信號的影響問題？
答：數字信號對模擬信號的干擾主要是串擾，在佈局時模擬器件應儘量遠離高速數字器件
，高速數字信號儘量遠離模擬部分，並且應保證它們不穿越模擬地平面。
問：能否介紹PCB佈線對模擬信號失真和串音的影響，如何降低和克服？
答：有2個方面，1. 模擬信號與模擬信號之間的干擾：佈線時模擬信號儘量走粗一些，如
果有條件，2個模擬信號之間用地線間隔。2. 數字信號對模擬信號的干擾：數字信號儘量
遠離模擬信號，數字信號不能穿越模擬地。
三．DSP性能
問：1.我要設計生物圖像處理系統，選用那種型號較好（高性能和低價格）？2.如果選定
TI DSP，需要什麼開發工具？
答：1.你可採用C54x 或 C55x平臺，如果你需要更高性能的，可採用C6x系列。2.需要EVM
s和XDS510仿真器。
問：請介紹一種專門用於快速富利葉變換（FFT）， 數字濾波，卷積，相關等算法的DSP，
最好集成12bit以上的ADC功能。
答：如果你的系統是馬達/能量控制的，我建議你用TMS320LF240x。詳情請參閱DSP選擇指
南：http://www.dspvillage.ti.com/dspguide。
問：有些資料說DSP比單片機好，但單片機用的比DSP廣。請問這兩個在使用上有何區別？
答：單片機一般用於要求低的場合，如4/8位的單片機。DSP適合於要求較高的場合。
問：我想了解在信號處理方面DSP比FPGA的優點。
答：DSP是通用的信號處理器，用軟件實現數據處理；FPGA用硬件實現數據處理。DSP的成
本便宜，算法靈活，功能強；FPGA的實時性好，成本較高。
問：請問減小電路功耗的主要途徑有哪些？
答：1.選擇低功耗的芯片；2.減少芯片的數量；3.儘量使用IDLE。
問：用C55設計一個低功耗圖像壓縮/解壓和無線傳輸的產品，同時雙向傳輸遙控指令和其
他信息，要求圖像30幀/秒，TFT顯示320*240，不知道能否實現？若能，怎樣確定性能？選
擇周邊元器件？確定最小的傳輸速率？能否提供開發的解決方案？軟件核？
答：1.有可能，要看你的算法。2.建議先在模擬器上模擬。
問：用DSP開發MP3，比較專用MP3解碼芯片如何，比如成本、難度、週期？謝謝。
答：1.DSP的功能強，可以實現附加的功能，如ebook等；2.DSP的性能價格比高；3.難度較
大，需要算法，因此週期較長，但TI有現成的方案。
問：用DSP開發的系統跟用普通單片機開發的系統相比，有何優勢？DSP一般適用於開發什
麼樣的系統？其開發週期、資金投入、開發成本如何？與DSP的接口電路是否還得用專門的
芯片？
答：1.性能高；2.適合於速度要求高的場合；3.開發週期一般6個月，投入一般要一萬元左
右；4.不一定，但需要速度較高的芯片。
問：DSP會對原來的模擬電路產生什麼樣的影響？
答：一方面DSP用數字處理的方法可以代替原來用模擬電路實現的一些功能；另一方面，D
SP的高速性對模擬電路產生較大的干擾，設計時應儘量使DSP遠離模擬電路部分。
問：請問支持MPEG-4芯片型號是什麼？
答：C55x或 C6000 或DSC2x
問：DSP內的計算速度是快的，但是它的I/O口的交換速度有多快呢？
答：主頻的1/4左右。
四．技術性問題
問：我有二個關於C2000的問題：1、C240或C2407的RS復位引腳既可輸入，也可輸出，直接用
CMOS門電路（如74ACT04）驅動是否合適，還是應該用OC門（集電極開路）驅動？2、大程序
有時運行異常，但加一兩條空指令就正常，是何原因？
答：1、OC門（集電極開路）驅動。2、是流水線的問題。
問：1.DSP芯片內是否有單個的隨機函數指令？2．DSP內的計算速度是快的，但是它的I/O
口的交換速度有多快呢？SP如何配合EPLD或FPGA工作呢？
答：1.沒有。2.取決於你所用的I/O。對於HPI，傳輸速率（字節）大約爲CPU的1/4，對Mc
BSP，位速率（kbps）大約爲CPU的1/2。3.你可以級聯仿真接口和一個EPLD/FPGA在一起。
請參考下面的應用手冊： http://www.ti.com/sc/docs/psheets/a...ps/spra439a.htm
問：設計DSP系統時，我用C6000系列。DSP引腳的要上拉，或者下拉的原則是怎樣的？我經常
在設計時爲某一管腳是否要設置上/下拉電阻而猶豫不定。
答：C6000系列的輸入引腳內部一般都有弱的上拉或者下拉電阻，一般不需要考慮外部加上
拉或者下拉電阻，特殊情況根據需要配置。
問：我正在使用TMS320VC5402，通過HPI下載代碼，但C5402的內部只提供16K字的存儲區，請
問我能通過HPI把代碼下載到它的外部擴展存儲區運行嗎？
答：不行，只能下載到片內。
問：電路中用到DSP，有時當復位信號爲低時，電壓也屬於正常範圍，但DSP加載程序不成
功。電流也偏大，有時時鐘也有輸出。不知爲什麼？
答：復位時無法加載程序。
問：DSP和單片機相連組成主從系統時，需要注意哪些問題？
答：建議使用HPI接口，或者通過DPRAM連接。
問：原來的DSP的程序需放在EPROM中，但EPROM的速度難以和DSP匹配。現在是如何解決此問
題的？
答：用BootLoad方法解決。
問：我在使用5402DSK時，一上電，不接MIC，只接耳機，不運行任何程序，耳機中有比較
明顯的一定頻率的噪聲出現。有時上電後沒有出現，但接MIC，運行範例中的CODEC程序時
，又會出現這種噪聲。上述情況通常都在DSK工作一段時間後自動消失。我在DSP論壇上發
現別人用DSK時也碰到過這種情況，我自己參照5402DSK做了一塊板，所用器件基本一樣，
也是這現象，請問怎麼回事？如何解決？
答：開始時沒有有效的程序代碼，所以上電後是隨機狀態，出現這種情況是正常的。
問：我使用的是TMS320LF2407，但是仿真時不能保證每次都能GO MAIN。我想詳細諮詢一下
，CMD文件的設置用法，還有VECTOR的定義。
答：可能看門狗有問題，關掉看門狗。有關CMD文件配置請參考《彙編語言工具》第二章。
問：我設計的TMS320VC5402板子在調試軟件時會經常出現存儲器錯誤報告，排除是映射的
問題，是不是板子不穩定的因素？還是DSP工作不正常的問題？如何判別？
答：你可以利用Memoryfill功能，填入一些數值，然後刷新一下，看是不是在變，如果是
在變化，則Memory 是有問題。
問：如何解決Flash編程的問題:可不可以先用仿真器下載到外程序存儲RAM中，然後程序代
碼將程序代碼自己從外程序存儲RAM寫到F240的內部Flash ROM中，如何寫?
答：如果你用F240，你可以用下載TI做的工具。其它的可以這樣做。
問：C5510芯片如何接入E1信號？在接入時有什麼需要注意的地方？
答：通過McBSP同步串口接入。注意信號電平必須滿足要求。
問：請問如何通過仿真器把.HEX程序直接燒到FLASH中去?所用DSP爲5402是否需要自己另外編
寫一個燒寫程序， 如何實現?謝謝!!
答：直接寫.OUT。是DSP中寫一段程序，把主程序寫到FLASH中。
問：DSP的硬件設計和其他的電路板有什麼不同的地方？
答：1.要考慮時序要求；2.要考慮EMI的要求；3.要考慮高速的要求；4.要考慮電源的要求
。
問：ADS7811，ADS7815，ADS8320，ADS8325，ADS8341，ADS8343，ADS8344，ADS8345中，哪
個可以較方便地與VC33連接，完成10個模擬信號的AD轉換（要求16bit，1毫秒內完成10個信
號的採樣，當然也要考慮價格）？
答：作選擇有下列幾點需要考慮1. 總的採樣率：1ms、10個通道，總採樣率爲100K ，所有
A/D均能滿足要求。2. A/D與VC33的接口類型：並行、串行。前2種A/D爲並行接口，後幾種均
爲串行接口。3. 接口電平的匹配。前2種A/D爲5V電平，與VC33不能接口；後幾種均可爲3.3V
電平，可與VC33直接接口。
問：DSP的電路板有時調試成功率低於50%，連接和底板均無問題，如何解決？有時DSP同C
PLD產生不明原因的衝突，如何避免？
答：看來你的硬件設計可能有問題，不應該這麼小的成功率。我們的板的成功率爲95%以上
。
問：我們的工程有兩人蔘與開發，由於事先沒有考慮周全，一人使用的是助記符方式編寫
彙編代碼，另一人使用的是代數符號方式編寫彙編代碼，請問CCS5000中這二種編寫方式如
何嵌在一起調試？
答：我沒有這樣用過，我想可以用下面的辦法解決：將一種方式的程序先單獨編譯爲.obj
文件，在創建工程時，將這些.obj文件和另一種方式的程序一起加進工程中，二者即可一
起編譯調試了。
問：DSP數據緩衝，能否用SDRAM代替FIFO？
答：不行
問：ADC或DAC和DSP相連接時，要注意什麼問題？比如匹配問題，以保證A/D採樣穩定或D/A碼
不丟失。
答：1. 接口方式：並行／串行；2. 接口電平，必須保證二者一致。
問：用F240經常發生外部中斷丟失現象，甚至在實際環境中只有在程序剛開始時能產生中
斷，幾分鐘後就不能產生中斷。有時只能採取查詢的方式，請問有何有效的解決方法？改
爲F2407是不是要好些？
答：應該同DSP無關。建議你將中斷服務程序簡化看一下。
