The CM consists of the Frame Synchronization Unit (FSU), the Interrupt Generator (IG), the General Configuration Registers (GCR), the Clock and Reset Control Unit (CRCU) and the Shadow Registers Block (SRM).
部分CM模塊框圖
CM模塊爲IPU控制部分的邏輯核心，他負責協調IPU內部各子模塊工作（FSU），IPU內部存儲單元控制，時鐘電源控制等，他是IPU與ARM交互的控制中轉樞紐，包括下面的八個子模塊。AHB總線訪問各模塊內部配置寄存器，IPU內部RAM。各模塊復位時鐘控制，數據傳輸觸發。
一、Frame Synchronization Unit
FSU負責各模塊的工作協調，和實現開啓數據處理後ARM零干預的執行機構。幀同步控制流程如下：
-
ARM配置所有相關參數寄存器，完成IPU必要的初始化動作。
-
使能FSU與IPU即將投入使用的相關模塊。
-
FSU等待由ARM或模塊發出的NEW_FRM_RDY等觸發信號。
-
同步協調各模塊工作--DMA操作，監控，狀態切換，根據狀態決定是否開始流水處理或者進入暫停等待。
-
用戶終止或操作完成
IPU內部需要協調5種數據流。根據IPU即圖像處理單元，爲什麼會有同步問題？應該主要因爲我們需要控制高速與低速設備間同步問題，當單一模塊完成數據處理後怎麼開啓下一模塊實現流水線處理。
FSU需要肩負雙顯示輸出同步控制，雙buffer輪轉控制。下面框圖的每一條箭頭表示一次數據傳輸，那麼相應的需要進行同步控制。
雙輸出數據流程
數據傳輸啓動順序爲：Camera完成後啓動IC IC完成後啓動DP，此外CM還得控制數據流寫向正確的DI（LCD）。
Snooping
Automatic Window Refresh
Synchronization with A Video/Graphics source
二、Shadow Registers Module
引入該模塊可進一步加速雙顯示切換效率。畢竟AHB總線也不是你一個人的。
三Interrupt Generator
四、SDMA event generator
五、General Configuration Registers
六、Memory Access Unit
七、SISG - Still Image Synchronization Generator
八、Clock Change procedureLow
九、Power Modes - Stop, PG and LPSR modes
the FSU automatically toggles the DMA_CH_CUR_BUF_# to point on the correct buffer to be used by the channel
