modelsim是windows比較常用的仿真工具,雖然編譯沒有VCS快,但是比較方便。但是調適能力卻比不debussy,而debussy沒有編譯能力,所有一般設計者在windows下習慣使用modelsim+debussy.本文將詳細介紹Modelsim+debussy調試基本步驟:
Modelsim階段:
a.將debussy安裝目錄下的\share\PLI\modelsim_fli54\WINT下的novas.dll拷貝到modelsim安裝目錄下的win32文件加下。
b.將modelsim安裝路徑下的modelsim.ini中的;Veriuser = veriuser.sl,改爲Veriuser=novas.dll,注意吧“;”去掉。
c.在testbench中寫入initial begin $fsdbDumpfile("wave.fdsb"); $fsdbDumpvars; end
d.仿真testbench後,在vsim中用quit -sim,結束仿真。如果不這樣,在用debussy添加波形時,不會出現波形。
注意:起初用的是Modelsim SE10.0,但是設置不成功;之後用Modelsim SE6.1 就OK了。
debussy 使用
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
Verilog例化(調用)模塊注意事項
llxxyy507
2020-06-24 03:41:15
Verilog操作符(邏輯操作符,位操作符,遞減操作符Reduction Operators),異或運算
1,Verilog邏輯操作符 邏輯操作符 功能 A與B的運算 C與D的運算 && 邏輯與 A&&B= 0 C&&D= 1 | | 邏輯或 A| |B= 1 C| |D= 1 ! 邏輯非
llxxyy507
2020-06-24 03:41:15
靜態時序分析的基本方法06
littbi
2020-02-23 14:43:16
靜態時序分析的基本方法04
littbi
2020-02-23 14:43:16
distributed ram && block ram
Alan5555
2020-02-23 05:56:47
signal tap
Alan5555
2020-02-23 05:56:47
Module 'rom' is not defined 錯誤的解決辦法
Alan5555
2020-02-23 05:56:47
modelsim改變波形背景顏色
Alan5555
2020-02-23 05:56:47
.mif 文件 注意的地方
Alan5555
2020-02-23 05:56:47
數字集成電路設計-8-一個簡單sobel圖像邊緣檢測加速器的設計,實現,仿真與綜合
Rill
2020-02-22 12:12:27
關於verilog中綜合的過程,可綜合與不可綜合的理解
F~C~H
2020-02-20 19:47:23
Verilog例化(調用)模塊注意事項
llxxyy507
2020-06-24 03:41:15
Verilog操作符(邏輯操作符,位操作符,遞減操作符Reduction Operators),異或運算
1,Verilog邏輯操作符 邏輯操作符 功能 A與B的運算 C與D的運算 && 邏輯與 A&&B= 0 C&&D= 1 | | 邏輯或 A| |B= 1 C| |D= 1 ! 邏輯非
llxxyy507
2020-06-24 03:41:15
靜態時序分析的基本方法06
littbi
2020-02-23 14:43:16
靜態時序分析的基本方法04
littbi
2020-02-23 14:43:16