PCB板佈局原則

 

PCB板佈局原則

1.元件排列規則

1).在通常條件下,所有的元件均應佈置在印製電路的同一面上，只有在頂層元件過密時，才能將一些高度有限並且發熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。
2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件儘量遠離。
3).某元器件或導線之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。
4).帶高電壓的元件應儘量佈置在調試時手不易觸及的地方。
5).位於板邊緣的元件，離板邊緣至少有2個板厚的距離
6).元件在整個板面上應分佈均勻、疏密一致。

2.按照信號走向佈局原則

1).通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件爲中心，圍繞它進行佈局。
2).元件的佈局應便於信號流通，使信號儘可能保持一致的方向。多數情況下，信號的流向安排爲從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。

3.防止電磁干擾

1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印製導線交叉。
2).儘量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。
3).對於會產生磁場的元件，如變壓器、揚聲器、電感等，佈局時應注意減少磁力線對印製導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。
4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。
5).在高頻工作的電路，要考慮元件之間的分佈參數的影響。

4. 抑制熱干擾

1).對於發熱元件，應優先安排在利於散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。
2).一些功耗大的集成塊、大或***率管、電阻等元件，要佈置在容易散熱的地方，並與其它元件隔開一定距離。
3).熱敏元件應緊貼被測元件並遠離高溫區域，以免受到其它發熱功當量元件影響，引起誤動作。
4).雙面放置元件時，底層一般不放置發熱元件。

5.可調元件的佈局

對於電位器、可變電容器、可調電感線圈或微動開關等可調元件的佈局應考慮整機的結構要求，若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應；若是機內調節，則應放置在印製電路板於調節的地方。

PCB工藝的一些小原則

 

1: 印刷導線寬度選擇依據:
印刷導線的最小寬度與流過導線的電流大小有關:
線寬太小,剛印刷導線電阻大,線上的電壓降也就大,影響電路的性能,
線寬太寬,則佈線密度不高,板面積增加,除了增加成本外,也不利於小型化.
如果電流負荷以20A/平方毫米計算,當覆銅箔厚度爲0.5MM時,(一般爲這麼多,)則1MM(約40MIL)線寬的電流負荷爲1A,
因此,線寬取1--2.54MM(40--100MIL)能滿足一般的應用要求,大功率設備板上的地線和電源,根據功率大小,可適當增加線寬,而在小功率的數字電路上,爲了提高佈線密度,最小線寬取0.254--1.27MM(10--15MIL)就能滿足.
同一電路板中,電源線.地線比信號線粗.

2:
線間距:當爲1.5MM(約爲60MIL)時,線間絕緣電阻大於20M歐,線間最大耐壓可達300V, 當線間距爲1MM(40MIL)時,線間最大耐壓爲200V,因此,在中低壓(線間電壓不大於200V)的電路板上,線間距取1.0--1.5MM (40--60MIL)在低壓電路,如數字電路系統中,不必考慮擊穿電壓,只要生產工藝允許,可以很小.

3: 焊盤: 對於1/8W的電阻來說,焊盤引線直徑爲28MIL就足夠了,
而對於1/2W的來說,直徑爲32MIL,引線孔偏大,焊盤銅環寬度相對減小,導致焊盤的附着力下降.容易脫落, 引線孔太小,元件播裝困難.

4: 畫電路邊框:
邊框線與元件引腳焊盤最短距離不能小於2MM,(一般取5MM較合理)否則下料困難.

5:元件佈局原則:
A 一般原則:在PCB設計中,如果電路系統同時存在數字電路和模擬電路.以及大電流電路,則必須分開佈局,使各系統之間藕合達到最小在同一類型電路中,按信號流向及功能,分塊,分區放置元件.

B:輸入信號處理單元,輸出信號驅動元件應靠近電路板邊,使輸入輸出信號線儘可能短,以減小輸入輸出的干擾.

C: 元件放置方向: 元件只能沿水平和垂直兩個方向排列.否則不得於插件.

D:元件間距.對於中等密度板,小元件,如小功率電阻,電容,二極管,等分立元件彼此的間距與插件,焊接工藝有關, 波峯焊接時,元件間距可以取50-100MIL(1.27--2.54MM)手工可以大些,如取100MIL,集成電路芯片,元件間距一般爲100--150MIL

E: 當元件間電位差較大時,元件間距應足夠大,防止出現放電現象.

F: 在而已進IC去藕電容要靠近芯片的電源秋地線引腳.不然濾波效果會變差.在數字電路中,爲保證數字電路系統可靠工作, 在每一數字集成電路芯片的電源和地之間均放置IC去藕電容.去藕電容一般採用瓷片電容,容量爲0.01~0.1UF去藕電容容量的選擇一般按系統工作頻率F的倒數選擇.此外,在電路電源的入口處的電源線和地線之間也需加接一個10UF的電容, 以及一個0.01UF的瓷片電容.

G:時針電路元件儘量靠近單片機芯片的時鐘信號引腳,以減小時鐘電路的連線長度.且下面最好不要走線.

 

 

大家都知道理做PCB板就是把設計好的原理圖變成一塊實實在在的PCB電路板,請別小看這一過程,有很多原理上行得通的東西在工程中卻難以實現,或是別人能實現的東西另一些人卻實現不了,因此說做一塊PCB板不難,但要做好一塊PCB板卻不是一件容易的事情。

微電子領域的兩大難點在於高頻信號和微弱信號的處理,在這方面PCB製作水平就顯得尤其重要,同樣的原理設計,同樣的元器件,不同的人製作出來的PCB就具有不同的結果,那麼如何才能做出一塊好的PCB板呢?根據我們以往的經驗,想就以下幾方面談談自己的看法:

一:要明確設計目標

接受到一個設計任務,首先要明確其設計目標,是普通的PCB板、高頻PCB板、小信號處理PCB板還是既有高頻率又有小信號處理的PCB板，如果是普通的PCB板,只要做到佈局佈線合理整齊,機械尺寸準確無誤即可,如有中負載線和長線,就要採用一定的手段進行處理,減輕負載,長線要加強驅動,重點是防止長線反射。當板上有超過40MHz的信號線時，就要對這些信號線進行特殊的考慮，比如線間串擾等問題。如果頻率更高一些，對佈線的長度就有更嚴格的限制，根據分佈參數的網絡理論，高速電路與其連線間的相互作用是決定性因素，在系統設計時不能忽略。隨着門傳輸速度的提高，在信號線上的反對將會相應增加，相鄰信號線間的串擾將成正比地增加，通常高速電路的功耗和熱耗散也都很大，在做高速PCB時應引起足夠的重視。

當板上有毫伏級甚至微伏級的微弱信號時，對這些信號線就需要特別的關照，小信號由於太微弱，非常容易受到其它強信號的干擾，屏蔽措施常常是必要的，否則將大大降低信噪比。以致於有用信號被噪聲淹沒，不能有效地提取出來。

對板子的調測也要在設計階段加以考慮，測試點的物理位置，測試點的隔離等因素不可忽略，因爲有些小信號和高頻信號是不能直接把探頭加上去進行測量的。

此外還要考慮其他一些相關因素，如板子層數，採用元器件的封裝外形，板子的機械強度等。在做PCB板子前，要做出對該設計的設計目標心中有數。

二。瞭解所用元器件的功能對佈局佈線的要求

我們知道，有些特殊元器件在佈局佈線時有特殊的要求，比如LOTI和APH所用的模擬信號放大器，模擬信號放大器對電源要求要平穩、紋波小。模擬小信號部分要儘量遠離功率器件。在OTI板上，小信號放大部分還專門加有屏蔽罩，把雜散的電磁干擾給屏蔽掉。NTOI板上用的GLINK芯片採用的是ECL工藝，功耗大發熱厲害，對散熱問題必須在佈局時就必須進行特殊考慮，若採用自然散熱，就要把GLINK芯片放在空氣流通比較順暢的地方，而且散出來的熱量還不能對其它芯片構成大的影響。如果板子上裝有喇叭或其他大功率的器件，有可能對電源造成嚴重的污染這一點也應引起足夠的重視.

三. 元器件佈局的考慮

元器件的佈局首先要考慮的一個因素就是電性能，把連線關係密切的元器件儘量放在一起，尤其對一些高速線，佈局時就要使它儘可能地短，功率信號和小信號器件要分開。在滿足電路性能的前提下，還要考慮元器件擺放整齊、美觀，便於測試，板子的機械尺寸，插座的位置等也需認真考慮。

高速系統中的接地和互連線上的傳輸延遲時間也是在系統設計時首先要考慮的因素。信號線上的傳輸時間對總的系統速度影響很大，特別是對高速的ECL電路，雖然集成電路塊本身速度很高，但由於在底板上用普通的互連線（每30cm線長約有2ns的延遲量）帶來延遲時間的增加，可使系統速度大爲降低.象移位寄存器，同步計數器這種同步工作部件最好放在同一塊插件板上，因爲到不同插件板上的時鐘信號的傳輸延遲時間不相等，可能使移位寄存器產主錯誤，若不能放在一塊板上，則在同步是關鍵的地方，從公共時鐘源連到各插件板的時鐘線的長度必須相等。

四，對佈線的考慮

隨着OTNI和星形光纖網的設計完成，以後會有更多的100MHz以上的具有高速信號線的板子需要設計，這裏將介紹高速線的一些基本概念。

1．傳輸線

印製電路板上的任何一條“長”的信號通路都可以視爲一種傳輸線。如果該線的傳輸延遲時間比信號上升時間短得多，那麼信號上升期間所產主的反射都將被淹沒。不再呈現過沖、反衝和振鈴，對現時大多數的MOS電路來說，由於上升時間對線傳輸延遲時間之比大得多，所以走線可長以米計而無信號失真。而對於速度較快的邏輯電路，特別是超高速ECL

集成電路來說，由於邊沿速度的增快，若無其它措施，走線的長度必須大大縮短，以保持信號的完整性。

有兩種方法能使高速電路在相對長的線上工作而無嚴重的波形失真，TTL對快速下降邊沿採用肖特基二極管箝位方法，使過沖量被箝制在比地電位低一個二極管壓降的電平上，這就減少了後面的反衝幅度，較慢的上升邊緣允許有過沖，但它被在電平“H”狀態下電路的相對高的輸出阻抗（50～80Ω）所衰減。此外，由於電平“H”狀態的抗擾度較大，使反衝問題並不十分突出，對HCT系列的器件，若採用肖特基二極管箝位和串聯電阻端接方法相結合，其改善的效果將會更加明顯。

當沿信號線有扇出時，在較高的位速率和較快的邊沿速率下，上述介紹的TTL整形方法顯得有些不足。因爲線中存在着反射波，它們在高位速率下將趨於合成，從而引起信號嚴重失真和抗干擾能力降低。因此，爲了解決反射問題，在ECL系統中通常使用另外一種方法：線阻抗匹配法。用這種方法能使反射受到控制，信號的完整性得到保證。

嚴格他說，對於有較慢邊沿速度的常規TTL和CMOS器件來說，傳輸線並不是十分需要的.對有較快邊沿速度的高速ECL器件，傳輸線也不總是需要的。但是當使用傳輸線時，它們具有能預測連線時延和通過阻抗匹配來控制反射和振盪的優點。1

決定是否採用傳輸線的基本因素有以下五個。它們是：（1）系統信號的沿速率，（2）連線距離（3）容性負載(扇出的多少)，（4）電阻性負載（線的端接方式）；（5）允許的反衝和過沖百分比（交流抗擾度的降低程度）。

2．傳輸線的幾種類型

(1) 同軸電纜和雙絞線：它們經常用在系統與系統之間的連接。同軸電纜的特性阻抗通常有50Ω和75Ω，雙絞線通常爲110Ω。

（2）印製板上的微帶線

微帶線是一根帶狀導(信號線)．與地平面之間用一種電介質隔離開。如果線的厚度、寬度以及與地平面之間的距離是可控制的，則它的特性阻抗也是可以控制的。微帶線的特性阻抗Z0爲：


式中：【Er爲印製板介質材料的相對介電常數

6爲介電質層的厚度

W爲線的寬度

t爲線的厚度

單位長度微帶線的傳輸延遲時間，僅僅取決於介電常數而與線的寬度或間隔無關。

(3)印製板中的帶狀線

帶狀線是一條置於兩層導電平面之間的電介質中間的銅帶線。如果線的厚度和寬度、介質的介電常數以及兩層導電平面間的距離是可控的，那麼線的特性阻抗也是可控的，帶狀線的特性阻抗乙爲:


式中：b是兩塊地線板間的距離

W爲線的寬度

t爲線的厚度

同樣，單位長度帶狀線的傳輸延遲時間與線的寬度或間距是無關的；僅取決於所用介質的相對介電常數。

3．端接傳輸線

在一條線的接收端用一個與線特性阻抗相等的電阻端接，則稱該傳輸線爲並聯端接線。它主要是爲了獲得最好的電性能，包括驅動分佈負載而採用的。

有時爲了節省電源消耗，對端接的電阻上再串接一個104電容形成交流端接電路，它能有效地降低直流損耗。

在驅動器和傳輸線之間串接一個電阻，而線的終端不再接端接電阻，這種端接方法稱之爲串聯端接。較長線上的過沖和振鈴可用串聯阻尼或串聯端接技術來控制.串聯阻尼是利用一個與驅動門輸出端串聯的小電阻（一般爲10～75Ω）來實現的.這種阻尼方法適合與特性阻抗來受控制的線相聯用(如底板佈線，無地平面的電路板和大多數繞接線等。

串聯端接時串聯電阻的值與電路（驅動門）輸出阻抗之和等於傳輸線的特性阻抗.串聯聯端接線存在着只能在終端使用集總負載和傳輸延遲時間較長的缺點.但是，這可以通過使用多餘串聯端接傳輸線的方法加以克服。

4．非端接傳輸線

如果線延遲時間比信號上升時間短得多，可以在不用串聯端接或並聯端接的情況下使用傳輸線，如果一根非端接線的雙程延遲（信號在傳輸線上往返一次的時間）比脈衝信號的上升時間短，那麼由於非端接所引起的反衝大約是邏輯擺幅的15％。最大開路線長度近似爲：

Lmax＜tr/2tpd

式中：tr爲上升時間

tpd爲單位線長的傳輸延遲時間

5．幾種端接方式的比較

並聯端接線和串聯端接線都各有優點，究竟用哪一種，還是兩種都用，這要看設計者的愛好和系統的要求而定。並聯端接線的主要優點是系統速度快和信號在線上傳輸完整無失真。長線上的負載既不會影響驅動長線的驅動門的傳輸延遲時間，又不會影響它的信號邊沿速度，但將使信號沿該長線的傳輸延遲時間增大。在驅動大扇出時，負載可經分支短線沿線分佈，而不象串聯端接中那樣必須把負載集總在線的終端。

串聯端接方法使電路有驅動幾條平行負載線的能力，串聯端接線由於容性負載所引起的延遲時間增量約比相應並聯端接線的大一倍，而短線則因容性負載使邊沿速度放慢和驅動門延遲時間增大，但是，串聯端接線的串擾比並聯端接線的要小，其主要原因是沿串聯端接線傳送的信號幅度僅僅是二分之一的邏輯擺幅，因而開關電流也只有並聯端接的開關電流的一半，信號能量小串擾也就小。

二PCB板的佈線技術

做PCB時是選用雙面板還是多層板，要看最高工作頻率和電路系統的複雜程度以及對組裝密度的要求來決定。在時鐘頻率超過200MHZ時最好選用多層板。如果工作頻率超過350MHz，最好選用以聚四氟乙烯作爲介質層的印製電路板，因爲它的高頻衰耗要小些，寄生電容要小些，傳輸速度要快些，還由於Z0較大而省功耗，對印製電路板的走線有如下原則要求

（1）所有平行信號線之間要儘量留有較大的間隔，以減少串擾。如果有兩條相距較近的信號線，最好在兩線之間走一條接地線，這樣可以起到屏蔽作用。

(2) 設計信號傳輸線時要避免急拐彎，以防傳輸線特性阻抗的突變而產生反射，要儘量設計成具有一定尺寸的均勻的圓弧線。

印製線的寬度可根據上述微帶線和帶狀線的特性阻抗計算公式計算，印製電路板上的微帶線的特性阻抗一般在50～120Ω之間。要想得到大的特性阻抗，線寬必須做得很窄。但很細的線條又不容易製作。綜合各種因素考慮，一般選擇68Ω左右的阻抗值比較合適，因爲選擇68Ω的特性阻抗，可以在延遲時間和功耗之間達到最佳平衡。一條50Ω的傳輸線將消耗更多的功率；較大的阻抗固然可以使消耗功率減少，但會使傳輸延遲時間憎大。由於負線電容會造成傳輸延遲時間的增大和特性阻抗的降低。但特性阻抗很低的線段單位長度的本徵電容比較大，所以傳輸延遲時間及特性阻抗受負載電容的影響較小。具有適當端接的傳輸線的一個重要特徵是，分枝短線對線延遲時間應沒有什麼影響。當Z0爲50Ω時。分枝短線的長度必須限制在2．5cm以內．以免出現很大的振鈴。

（4）對於雙面板（或六層板中走四層線）．電路板兩面的線要互相垂直，以防止互相感應產主串擾。

（5）印製板上若裝有大電流器件，如繼電器、指示燈、喇叭等，它們的地線最好要分開單獨走，以減少地線上的噪聲，這些大電流器件的地線應連到插件板和背板上的一個獨立的地總線上去，而且這些獨立的地線還應該與整個系統的接地點相連接。

（6）如果板上有小信號放大器，則放大前的弱信號線要遠離強信號線，而且走線要儘可能地短，如有可能還要用地線對其進行屏蔽。

關於PCB元器件佈局檢查規則

 

PCB布板過程中，對系統佈局完畢以後，要對PCB圖進行審查，看系統的佈局是否合理，是否能夠達到最優的效果。通常可以從以下若干方面進行考察：
      1. 系統佈局是否保證佈線的合理或者最優，是否能保證佈線的可靠進行，是否能保證電路工作的可靠性。在佈局的時候需要對信號的走向以及電源和地線網絡有整體的瞭解和規劃。
      2. 印製板尺寸是否與加工圖紙尺寸相符，能否符合PCB製造工藝要求、有無行爲標記。這一點需要特別注意，不少PCB板的電路佈局和佈線都設計得很漂亮、合理，但是疏忽了定位接插件的精確定位，導致設計的電路無法和其他電路對接。
      3. 元件在二維、三維空間上有無衝突。注意器件的實際尺寸，特別是器件的高度。在焊接免佈局的元器件，高度一般不能超過3mm。
      4. 元件佈局是否疏密有序、排列整齊，是否全部布完。在元器件佈局的時候，不僅要考慮信號的走向和信號的類型、需要注意或者保護的地方，同時也要考慮器件佈局的整體密度，做到疏密均勻。
      5. 需經常更換的元件能否方便地更換，插件板插入設備是否方便。應保證經常更換的元器件的更換和接插的方便和可靠。
      6. 調整可調元件是否方便。
      7. 熱敏元件與發熱元件之間是否有適當的距離。
      8. 在需要散熱的地方是否裝有散熱器或者風扇，空氣流是否通暢。應注意元器件和電路板的散熱。
      9. 信號走向是否順暢且互連最短。
      10. 插頭、插座等與機械設計是否矛盾。
      11.線路的干擾問題是否有所考慮。
      12. 電路板的機械強度和性能是否有所考慮。
      13. 電路板佈局的藝術性及其美觀性。

 

 

印製電路板工藝設計規範

 

一、目的：
     規範印製電路板工藝設計，滿足印製電路板可製造性設計的要求，爲硬件設計人員提供印製電路板工藝設計準則，爲工藝人員審覈印製電路板可製造性提供工藝審覈準則。
二、範圍：
　　　本規範規定了設計人員設計印製電路板時應該遵循的工藝設計要求，適用於公司設計的所有印製電路板。
三、特殊定義：
　　印製電路板（PCB, printed circuit board）：
　　在絕緣基材上，按預定設計形成印製元件或印製線路或兩者結合的導電圖形的印製板。
　　元件面（Component Side）：
　　安裝有主要器件（IC等主要器件）和大多數元器件的印製電路板一面，其特徵表現爲器件複雜，對印製電路板組裝工藝流程有較大影響。通常以頂面（Top）定義。
　　焊接面（Solder Side）：
　　與印製電路板的元件面相對應的另一面，其特徵表現爲元器件較爲簡單。通常以底面（Bottom）定義。
　　金屬化孔（Plated Through Hole）：
　　孔壁沉積有金屬的孔。主要用於層間導電圖形的電氣連接。
　　非金屬化孔（Unsupported hole）：
　　沒有用電鍍層或其它導電材料塗覆的孔。
　　引線孔（元件孔）：
　　印製電路板上用來將元器件引線電氣連接到印製電路板導體上的金屬化孔。
　　通孔：
　　金屬化孔貫穿連接（Hole Through Connection）的簡稱。
　　盲孔（Blind via）：
　　多層印製電路板外層與內層層間導電圖形電氣連接的金屬化孔。
　　埋孔(Buried Via)：
　　多層印製電路板內層層間導電圖形電氣連接的金屬化孔。
　　測試孔：
　　設計用於印製電路板及印製電路板組件電氣性能測試的電氣連接孔。
　　安裝孔：
　　爲穿過元器件的機械固定腳，固定元器件於印製電路板上的孔，可以是金屬化孔，也可以是非金屬化孔，形狀因需要而定。
　　塞孔：
　　用阻焊油墨阻塞通孔。
　　阻焊膜（Solder Mask, Solder Resist）：
   用於在焊接過程中及焊接後提供介質和機械屏蔽的一種覆膜。
　　焊盤（Land, Pad）：
   用於電氣連接和元器件固定或兩者兼備的導電圖形。
　　其它有關印製電路的名詞述語和定義參見 GB2036-80《印製電路名詞述語和定義》。
　　元件引線（Component Lead）：從元件延伸出的作爲機械連接或電氣連接的單股或多股金屬導線，或者已經成形的導線。
　　折彎引線（Clinched Lead）：焊接前將元件引線穿過印製板的安裝孔然後彎折成形的引線。
　　軸向引線（Axial Lead）：沿元件軸線方向伸出的引線。
　　波峯焊（Wave Soldering）：印製板與連續循環的波峯狀流動焊料接觸的焊接過程。
　　迴流焊（Reflow Soldering）：是一種將元器件焊接端面和PCB焊盤塗覆膏狀焊料後組裝在一起，加熱至焊料熔融，再使焊接區冷卻的焊接方式。
　　橋接（Solder Bridging）：導線間由焊料形成的多餘導電通路。
　　錫球（Solder Ball）：焊料在層壓板、阻焊層或導線表面形成的小球（一般發生在波峯焊或迴流焊之後）。
　　拉尖（Solder Projection）：出現在凝固的焊點上或塗覆層上的多餘焊料凸起物。
　　墓碑，元件直立（Tombstone Component）：一種缺陷，雙端片式元件只有一個金屬化焊端焊接在焊盤上，另一個金屬化焊端翹起，沒有焊接在焊盤上。
　　集成電路封裝縮寫：
    BGA（Ball Grid Array）：球柵陣列，面陣列封裝的一種。
    QFP（Quad Flat Package）：方形扁平封裝。
     PLCC（Plastic Leaded Chip Carrier）：有引線塑料芯片栽體。
     DIP（Dual In-line Package）：雙列直插封裝。
     SIP（Single inline Package）：單列直插封裝
     SOP（Small Out-Line Package）：小外形封裝。
     SOJ（Small Out-Line J-Leaded Package）：J形引線小外形封裝。
     COB（Chip on Board）：板上芯片封裝。
     Flip-Chip：倒裝焊芯片。
     片式元件（CHIP）：片式元件主要爲片式電阻、片式電容、片式電感等無源元件。根據引腳的不同，有全端子元件（即元件引線端子覆蓋整個元件端）和非全端子元件，一般的普通片式電阻、電容爲全端子元件，而像鉭電容之類則爲非全端子元件。
     THT（Through Hole Technology）：通孔插裝技術
     SMT（Surface Mount Technology）：表面安裝技術
四、規範內容：
   我司推薦的加工工藝
   電子裝聯工藝中有多種加工工藝，包括SMT、THT和SMT/THT混合組裝，根據我司特點，建議優選下列加工工藝：
　　單面SMT（單面迴流焊接技術）
　　此種工藝較簡單。典型的單面SMT 其PCB主要已面全部是表面組裝元器件（如我司部分內存產品）。根據我司實際情況，這裏我們可以將單面SMT概念略微放寬一些，即PCB主要一面上可以有少量符合迴流焊接溫度要求和通孔迴流焊接條件的THT元器件，採用通孔迴流焊接技術焊接這些THT元器件，另外考慮到節省鋼網，也可以允許在另一面有少量SMT元器件採用手工焊接（如我司部分無線網卡產品），手工焊接SMT元器件的封裝要求如下：
　　引線間距大於 0.5mm （不包括 0.5mm ）的器件，片式電阻、電容的封裝尺寸不小於0603，不要有0402排阻，不要有BGA等面陣列器件。也可以手工焊接少量THT元件。
　　加工工藝爲：錫膏塗布――元器件貼裝――迴流焊接――手工焊接
　　雙面SMT（雙面迴流焊接技術）
　　此種工藝較簡單（如我司部分內存產品）。適合雙面都是表面貼裝元器件的PCB，因此在元器件選型時要求儘量選用表面貼裝元器件，以提高加工效率。如果PCB上無法避免使用小部分THT元器件，可以採用通孔迴流焊接技術和手工焊接方法。採用通孔迴流焊接技術，THT元器件要符合迴流焊接溫度要求和通孔迴流焊接條件。由於此工藝是二次迴流焊接，在第二次迴流焊接時，底部的元器件是*熔融焊料的表面張力而吸附在PCB板上的。爲防止焊料熔化時過重的元器件下掉或移位，對底面的元器件重量有一定要求，判斷依據爲：每平方英寸焊角接觸面的承重量應小於等於 30克。如果採用網帶式迴流焊機焊接，每平方英寸焊角接觸面的承重量大於 30克的器件，必須接觸網帶，並使PCB板同網帶保持水平。
　　加工工藝爲：錫膏塗布――元器件貼裝――迴流焊接――翻板――錫膏塗布――元器件貼裝――迴流焊接――手工焊接
　　單面SMT+THT混裝（單面迴流焊接，波峯焊接）
　　此類工藝是一種常用的加工方法，因此在PCB佈局時，儘可能將元器件都佈於同一面，減少加工環節，提高生產效率。
　　加工工藝爲：錫膏塗布――元器件貼裝――迴流焊接――插件――波峯焊接
　　雙面SMT+THT混裝（雙面迴流焊接，波峯焊接）
　　此種工藝較爲複雜，在我司網絡產品中多見。此類PCB板底面的SMT元器件需要採用波峯焊接工藝，因此對底面的SMT元器件有一定要求。
　　BGA等面陣列器件不能放在底面，PLCC、QFP等器件不宜放在底面，細間距引線SOP不宜波峯焊接，元器件托起高度值（Stand off）不能滿足印膠要求的片式元件，由於無法印膠固定，也不宜放在底部波峯焊接，SOP器件的佈局方向也有要求等。具體要求請參見“佈局”一節。
　　在設計這種元器件密度較大，底面必須排布元器件並且THT元器件又較多的PCB板時，要求採用此種佈局方式，提高加工效率，減少手工焊接工作量。
　　加工工藝爲：錫膏塗布――元器件貼裝――迴流焊接――翻板――印膠――元器件貼裝――膠固化――翻板――插件――波峯焊接
　元器件佈局
元器件佈局通則
　　在設計許可的條件下，元器件的佈局儘可能做到同類元器件按相同的方向排列，相同功能的模塊集中在一起佈置；相同封裝的元器件等距離放置，以便元件貼裝、焊接和檢測。
　　PCB板尺寸的考慮
　　限制我司PCB板尺寸的關鍵因素是切板機的加工能力。
　　選擇的加工工藝中涉及到銑刀式切板機時，PCB拼板尺寸： 70mm × 70mm ―― 310mm × 240mm 。
     選擇的加工工藝中涉及到園刀式切板機時，PCB拼板尺寸： 50mm × 50mm （考慮到其它設備的加工能力）―― 450mm × 290mm 。板厚： 0.8mm ―― 3.2mm 。
     選擇的加工工藝中不涉及到切板機時（如網絡產品），PCB板尺寸： 50mm × 50mm ―― 457mm × 407mm 。（波峯焊），板厚： 0.5mm ―― 3.0mm 。具體參見附錄“加工設備參數表”。特別要注意在製作工藝夾具時也要考慮到設備的加工能力。
     工藝邊
     PCB板上至少要有一對邊留有足夠的傳送帶位置空間，即工藝邊。PCB板加工時，通常用較長的對邊作爲工藝邊，留給設備的傳送帶用，在傳送帶的範圍內不能有元器件和引線干涉，否則會影響PCB板的正常傳送。
     工藝邊的寬度不小於 5mm 。如果PCB板的佈局無法滿足時，可以採用增加輔助邊或拼板的方法，參見“拼板”。
     PCB測試阻抗工藝邊大於 7MM 。
     PCB板做成圓弧角
     直角的PCB板在傳送時容易產生卡板，因此在設計PCB板時，要對板框做圓弧角處理，根據PCB板尺寸的大小確定圓弧角的半徑（ 5mm ）。拼板和加有輔助邊的PCB板在輔助邊上做圓弧角。
     元器件體之間的安全距離
　　考慮到機器貼裝時存在一定的誤差，並考慮到便於維修和目視外觀檢驗，相鄰兩元器件體不能太近，要留有一定的安全距離。
　　QFP、PLCC
　　此兩種器件的共同特點是四邊引線封裝，不同的是引線外形有所區別。QFP是鷗翼形引線，PLCC是J形引線。由於是四邊引線封裝，因此，不能採用波峯焊接工藝。
　　QFP、PLCC器件通常布在PCB板的元件面，若要布在焊接面進行二次迴流焊接工藝，其重量必須滿足：每平方英寸焊角接觸面的承重量應小於等於 30克的要求。
　　BGA等面陣列器件
　　BGA等面陣列器件應用越來越多，一般常用的是 1.27mm ， 1.0mm 和 0.8mm 球間距器件。BGA等面陣列器件佈局主要考慮其維修性，由於BGA返修臺的熱風罩所需空間限制，BGA周圍 3mm 範圍內不能有其它元器件。正常情況下BGA等面陣列器件不允許佈置在焊接面，當佈局空間限制必須將BGA等面陣列器件佈置在焊接面時，其重量必須滿足前述要求。
　　BGA等面陣列器件不能採用波峯焊接工藝。
　　SOIC器件
　　小外形封裝的器件有多種形式，有SO、SOP、SSOP、TSOP等，其共同特點都是對邊引線封裝。此類器件適合迴流焊接工藝，佈局設計要求與QFP器件相同。引線間距≥ 1.27mm （50mil）、器件托起高度（Standoff）≤ 0.15mm 的SOIC器件可以採用波峯焊接工藝，但是要注意SOIC器件與波峯的相對方向。
　　
　　Standoff大於 0.2mm 不能過波峯
　　SOT、DPAK器件
　　SOT器件適用於迴流焊接工藝和波峯焊接工藝，在佈局時可以放在元件面和焊接面。採用波峯焊接工藝時，器件托起高度（Standoff）要≤ 0.15mm

 

如何在PCB設計中合理佈置各元件

 

元件佈置合理是設計出優質的PCB圖的基本前提。關於元件佈置的要求主要有安裝、受力、受熱、信號、美觀五方面的要求。

1.1.安裝

　　指在具體的應用場合下，爲了將電路板順利安裝進機箱、外殼、插槽，不致發生空間干涉、短路等事故，並使指定接插件處於機箱或外殼上的指定位置而提出的一系列基本要求。這裏不再贅述。

1.2.受力

　　電路板應能承受安裝和工作中所受的各種外力和震動。爲此電路板應具有合理的形狀，板上的各種孔（螺釘孔、異型孔）的位置要合理安排。一般孔與板邊距離至少要大於孔的直徑。同時還要注意異型孔造成的板的最薄弱截面也應具有足夠的抗彎強度。板上直接"伸"出設備外殼的接插件尤其要合理固定，保證長期使用的可靠性。

1.3.受熱

　　對於大功率的、發熱嚴重的器件，除保證散熱條件外，還要注意放置在適當的位置。尤其在精密的模擬系統中，要格外注意這些器件產生的溫度場對脆弱的前級放大電路的不利影響。一般功率非常大的部分應單獨做成一個模塊，並與信號處理電路間採取一定的熱隔離措施。

1.4.信號

　　信號的干擾PCB版圖設計中所要考慮的最重要的因素。幾個最基本的方面是：弱信號電路與強信號電路分開甚至隔離；交流部分與直流部分分開；高頻部分與低頻部分分開；注意信號線的走向；地線的佈置；適當的屏蔽、濾波等措施。這些都是大量的論著反覆強調過的，這裏不再重複。

1.5.美觀

　　不僅要考慮元件放置的整齊有序，更要考慮走線的優美流暢。由於一般外行人有時更強調前者，以此來片面評價電路設計的優劣，爲了產品的形象，在性能要求不苛刻時要優先考慮前者。但是，在高性能的場合，如果不得不採用雙面板，而且電路板也封裝在裏面，平時看不見，就應該優先強調走線的美觀。下一小節將會具體討論佈線的"美學"。

PCB板佈局原則

1.元件排列規則

1).在通常條件下,所有的元件均應佈置在印製電路的同一面上，只有在頂層元件過密時，才能將一些高度有限並且發熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。
2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件儘量遠離。
3).某元器件或導線之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。
4).帶高電壓的元件應儘量佈置在調試時手不易觸及的地方。
5).位於板邊緣的元件，離板邊緣至少有2個板厚的距離
6).元件在整個板面上應分佈均勻、疏密一致。

2.按照信號走向佈局原則

1).通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件爲中心，圍繞它進行佈局。
2).元件的佈局應便於信號流通，使信號儘可能保持一致的方向。多數情況下，信號的流向安排爲從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。

3.防止電磁干擾

1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印製導線交叉。
2).儘量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。
3).對於會產生磁場的元件，如變壓器、揚聲器、電感等，佈局時應注意減少磁力線對印製導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。
4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。
5).在高頻工作的電路，要考慮元件之間的分佈參數的影響。

4. 抑制熱干擾

1).對於發熱元件，應優先安排在利於散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。
2).一些功耗大的集成塊、大或***率管、電阻等元件，要佈置在容易散熱的地方，並與其它元件隔開一定距離。
3).熱敏元件應緊貼被測元件並遠離高溫區域，以免受到其它發熱功當量元件影響，引起誤動作。
4).雙面放置元件時，底層一般不放置發熱元件。

5.可調元件的佈局

    對於電位器、可變電容器、可調電感線圈或微動開關等可調元件的佈局應考慮整機的結構要求，若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應；若是機內調節，則應放置在印製電路板於調節的地方。

印製電路板佈局原則

1.元件排列規則
　　1).在通常條件下,所有的元件均應佈置在印製電路的同一面上，只有在頂層元件過密時，才能將一些高度有限並且發熱量小的器件，如貼片電阻、貼片電容、貼IC等放在底層。
　　2).在保證電氣性能的前提下，元件應放置在柵格上且相互平行或垂直排列，以求整齊、美觀，一般情況下不允許元件重疊；元件排列要緊湊，輸入和輸出元件儘量遠離。
　　3).某元器件或導線之間可能存在較高的電位差，應加大它們的距離，以免因放電、擊穿而引起意外短路。
　　4).帶高電壓的元件應儘量佈置在調試時手不易觸及的地方。
　　5).位於板邊緣的元件，離板邊緣至少有2個板厚的距離
　　6).元件在整個板面上應分佈均勻、疏密一致。

　　2.按照信號走向佈局原則
　　1).通常按照信號的流程逐個安排各個功能電路單元的位置，以每個功能電路的核心元件爲中心，圍繞它進行佈局。
　　2).元件的佈局應便於信號流通，使信號儘可能保持一致的方向。多數情況下，信號的流向安排爲從左到右或從上到下，與輸入、輸出端直接相連的元件應當放在靠近輸入、輸出接插件或連接器的地方。

　　3.防止電磁干擾
　　1).對輻射電磁場較強的元件，以及對電磁感應較靈敏的元件，應加大它們相互之間的距離或加以屏蔽，元件放置的方向應與相鄰的印製導線交叉。
　　2).儘量避免高低電壓器件相互混雜、強弱信號的器件交錯在一起。
　　3).對於會產生磁場的元件，如變壓器、揚聲器、電感等，佈局時應注意減少磁力線對印製導線的切割，相鄰元件磁場方向應相互垂直，減少彼此之間的耦合。
　　4).對干擾源進行屏蔽，屏蔽罩應有良好的接地。
　　5).在高頻工作的電路，要考慮元件之間的分佈參數的影響。

　　4. 抑制熱干擾
　　1).對於發熱元件，應優先安排在利於散熱的位置，必要時可以單獨設置散熱器或小風扇，以降低溫度，減少對鄰近元件的影響。
　　2).一些功耗大的集成塊、大或***率管、電阻等元件，要佈置在容易散熱的地方，並與其它元件隔開一定距離。
　　3).熱敏元件應緊貼被測元件並遠離高溫區域，以免受到其它發熱功當量元件影響，引起誤動作。
　　4).雙面放置元件時，底層一般不放置發熱元件。

　　5.可調元件的佈局
　　對於電位器、可變電容器、可調電感線圈或微動開關等可調元件的佈局應考慮整機的結構要求，若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應；若是機內調節，則應放置在印製電路板便於調節的地方。

電子產品PCB設計實用經驗問答（二）

Q:
線路板設計如果考慮EMC，必定提高不少成本。請問如何儘可能的達到EMC要求，又不致帶太大的成本壓力？謝謝。
A:
PCB板上會因EMC而增加的成本通常是因增加地層數目以增強屏蔽效應及增加了ferrite bead、choke等抑制高頻諧波器件的緣故。除此之外，通常還是需搭配其它機構上的屏蔽結構才能使整個系統通過EMC的要求。以下僅就PCB板的設計技巧提供幾個降低電路產生的電磁輻射效應。
1、儘可能選用信號斜率(slew rate)較慢的器件，以降低信號所產生的高頻成分。
2、注意高頻器件擺放的位置，不要太靠近對外的連接器。
3、注意高速信號的阻抗匹配，走線層及其迴流電流路徑(return current path)，以減少高頻的反射與輻射。
4、在各器件的電源管腳放置足夠與適當的去耦合電容以緩和電源層和地層上的噪聲。特別注意電容的頻率響應與溫度的特性是否符合設計所需。
5、對外的連接器附近的地可與地層做適當分割，並將連接器的地就近接到chassis ground。
6、可適當運用ground guard/shunt traces在一些特別高速的信號旁。但要注意guard/shunt traces對走線特性阻抗的影響。
7、電源層比地層內縮20H，H爲電源層與地層之間的距離。
Q:
在高速PCB設計時爲了防止反射就要考慮阻抗匹配，但由於PCB的加工工藝限制了阻抗的連續性而仿真又仿不到，在原理圖的設計時怎樣來考慮這個問題？另外關於IBIS模型，不知在那裏能提供比較準確的IBIS模型庫。我們從網上下載的庫大多數都不太準確，很影響仿真的參考性。
A:
在設計高速PCB電路時，阻抗匹配是設計的要素之一。而阻抗值跟走線方式有絕對的關係，例如是走在表面層(microstrip)或內層(stripline/double stripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質等均會影響走線的特性阻抗值。也就是說要在佈線後才能確定阻抗值。一般仿真軟件會因線路模型或所使用的數學算法的限制而無法考慮到一些阻抗不連續的佈線情況，這時候在原理圖上只能預留一些terminators(端接)，如串聯電阻等，來緩和走線阻抗不連續的效應。真正根本解決問題的方法還是佈線時儘量注意避免阻抗不連續的發生。
IBIS模型的準確性直接影響到仿真的結果。基本上IBIS可看成是實際芯片I/O buffer等效電路的電氣特性資料，一般可由SPICE模型轉換而得 (亦可採用測量，但限制較多)，而SPICE的資料與芯片製造有絕對的關係，所以同樣一個器件不同芯片廠商提供，其SPICE的資料是不同的，進而轉換後的IBIS模型內之資料也會隨之而異。也就是說，如果用了A廠商的器件，只有他們有能力提供他們器件準確模型資料，因爲沒有其它人會比他們更清楚他們的器件是由何種工藝做出來的。如果廠商所提供的IBIS不準確，只能不斷要求該廠商改進纔是根本解決之道。
Q:
通常Protel比較流行，市面上的書也多。請介紹一下Protel,PowerPCB,orCAD等軟件的優劣和適用場合。謝謝。
A: 
通常各公司自動佈線引擎的算法多多少少都會有各自較喜歡的繞線模式，如果所測試的板子的繞線模式較符合某種算法，則那一個工具所表現的結果可能會較好，這也是爲什麼每家公司都有他們各自的數據來宣稱他們的自動佈線是最好的。所以，最好的測試方式就是用貴公司的設計在各家自動佈線工具上來跑。測試的指針有繞線的完成率及所花的時間。
仿真工具最重要的是仿真引擎的精確度及對線路的模型與算法是否符合貴公司設計的需求。例如，如果所設計的時鐘頻率爲400MHz，這時仿真工具能否提供正確的AC loss模型就很重要。其它可考慮使用者接口是否方便操作，是否有定製化(customization)的方法，利於batch run。
Q:
我想請問一個問題:因覺機器布的不如意,調整起來反而費時。我一般是用的手工佈線,現在搞的PCB板多半要用引腳密度較大的貼片封裝芯片,而且帶總線的(ABUS,DBUS,CBUS等),因工作頻率較高,故引線要儘可能短.自然的就是很密的信號線勻布在小範圍面積的板子上。我現感覺到花的時間較多的是調整這些密度大的信號線, 一是調整線間的距離,使之儘可能的均勻。因爲在佈線的過程中,一般的都時不時的要改線。每改一次都要重新均勻每一根已布好的線的間距。越是布到最後，這種情況越是多。二是調整線的寬度,使之在一定寬度中儘可能的容下新増加的線。一般一條線上有很多彎曲,一個彎就是一段,手工調整隻能一段一段地調整,調整起來也費時間。我想如果在佈線的過程中,能按我的思路先粗粗地手工拉線,完了以後, 軟件能從這兩個方面幫我自動地調整。或是即便已布完，如要改線，也是粗粗地改一下，然後讓軟件調整。甚至，到最後我覺的需要調整元件的封裝，也就是說整片佈線都需要調整，都讓軟件來幹。那樣就要快多了.我用的是Protel98。我知道這軟件能做自動均勻調整元件封裝的距離而不能自動調整線距和線寬。可能是其中的一些功能我還不會用,或是有其他什麼辦法,在此請教一下。
A:
線寬和線距是影響走線密度其中兩個重要的因素。一般在設計工作頻率較高的板子時，佈線之前需要先決定走線的特性阻抗。在PCB迭層固定的情況下，特性阻抗會決定出符合的線寬。而線距則和串擾(Crosstalk)大小有絕對的關係。最小可以接受的線距決定於串擾對信號時間延遲與信號完整性的影響是否能接受。這最小線距可由仿真軟件做預仿真(pre-simulation)得到。也就是說，在佈線之前，需要的線寬與最小線距應該已經決定好了，並且不能隨意更動，因爲會影響特性阻抗和串擾。這也是爲什幺大部分的EDA佈線軟件在做自動佈線或調整時不會去動線寬和最小線距。
如果這線寬和最小線距已經設定好在佈線軟件，則佈線調整的方便與否就看軟件繞線引擎的能力強弱而定。如果您對蔽公司Expedition有興趣試看看我們的繞線引擎，請電21-64159380，會有專人爲您服務。

電子產品PCB設計實用經驗問答（一）

Q:
請問就你個人觀點而言：針對模擬電路（微波、高頻、低頻）、數字電路（微波、高頻、低頻）、模擬和數字混合電路（微波、高頻、低頻），目前PCB設計哪一種EDA工具有較好的性能價格比（含仿真）？可否分別說明。
A:
限於本人應用的瞭解，無法深入地比較EDA工具的性能價格比，選擇軟件要按照所應用範疇來講，我主張的原則是夠用就好。
常規的電路設計，INNOVEDA 的 PADS 就非常不錯，且有配合用的仿真軟件，而這類設計往往佔據了70%的應用場合。在做高速電路設計，模擬和數字混合電路，採用Cadence的解決方案應該屬於性能價格比較好的軟件，當然Mentor的性能還是非常不錯的，特別是它的設計流程管理方面應該是最爲優秀的。
以上觀點純屬個人觀點！

Q:
當一個系統中既存在有RF小信號，又有高速時鐘信號時，通常我們採用數/模分開佈局，通過物理隔離、濾波等方式減少電磁干擾，但是這樣對於小型化、高集成以及減小結構加工成本來說當然不利，而且效果仍然不一定滿意，因爲不管是數字接地還是模擬接地點，最後都會接到機殼地上去，從而使得干擾通過接地耦合到前端，這是我們非常頭痛的問題，想請教專家這方面的措施。
A:
既有RF小信號，又有高速時鐘信號的情況較爲複雜，干擾的原因需要做仔細的分析，並相應的嘗試用不同的方法來解決。要按照具體的應用來看，可以嘗試一下以下的方法。
0：存在RF小信號，高速時鐘信號時，首先是要將電源的供應分開，不宜採用開關電源，可以選用線性電源。
1：選擇RF小信號，高速時鐘信號其中的一種信號，連接採用屏蔽電纜的方式，應該可以。
2：將數字的接地點與電源的地相連（要求電源的隔離度較好）,模擬接地點接到機殼地上。
3：嘗試採用濾波的方式去除干擾。
Q:
線路板設計如果考慮EMC，必定提高不少成本。請問如何儘可能的答道EMC要求，又不致帶太大的成本壓力？謝謝。
A:
在實際應用中僅僅依靠印製板設計是無法從根本上解決問題的，但是我們可以通過印製板來改善它：
合理的器件佈局，主要是感性的器件的放置，儘可能的短的佈線連接，同時合理的接地分配，在可能的情況下將板上所有器件的 Chassis ground 用專門的一層連接在一起，設計專門的並與設備的外殼緊密相連的結合點。在選擇器件時，應就低不就高，用慢不用快的原則。
Q:
我希望PCB方面：
1.做PCB的自動佈線。
2.（1）+熱分析
3.（1）+時序分析
4.（1）+阻抗分析
5.（1）+（2）+（3）
6.（1）+（3）+（4）
7.（1）+（2）+（3）+（4）
我應當如何選擇，才能得到最好的性價比。我希望PLD方面： VHDL編程--》仿真--》綜合--》下載等步驟，我是分別用獨立的工具好？還是用PLD芯片廠家提供的集成環境好？
A:
目前的pcb設計軟件中，熱分析都不是強項，所以並不建議選用，其它的功能1.3.4可以選擇PADS或Cadence性能價格比都不錯。
PLD的設計的初學者可以採用PLD芯片廠家提供的集成環境，在做到百萬門以上的設計時可以選用單點工具。
Q:
pcb設計中需要注意哪些問題？
A:
PCB設計時所要注意的問題隨着應用產品的不同而不同。就象數字電路與仿真電路要注意的地方不盡相同那樣。以下僅概略的幾個要注意的原則。
1、PCB層疊的決定；包括電源層、地層、走線層的安排，各走線層的走線方向等。這些都會影響信號品質，甚至電磁輻射問題。
2、電源和地相關的走線與過孔(via)要儘量寬，儘量大。
3、不同特性電路的區域配置。良好的區域配置對走線的難易，甚至信號質量都有相當大的關係。
4、要配合生產工廠的製造工藝來設定DRC (Design Rule Check)及與測試相關的設計(如測試點)。
其它與電氣相關所要注意的問題就與電路特性有絕對的關係，例如，即便都是數字電路，是否注意走線的特性阻抗就要視該電路的速度與走線長短而定。
Q:
在高速PCB設計時我們使用的軟件都只不過是對設置好的EMC、EMI規則進行檢查，而設計者應該從那些方面去考慮EMC、EMI的規則呢怎樣設置規則呢我使用的是CADENCE公司的軟件。
A: 
一般EMI/EMC設計時需要同時考慮輻射(radiated)與傳導(conducted)兩個方面. 前者歸屬於頻率較高的部分(>30MHz)後者則是較低頻的部分(<30MHz). 所以不能只注意高頻而忽略低頻的部分.
一個好的EMI/EMC設計必須一開始佈局時就要考慮到器件的位置, PCB迭層的安排, 重要聯機的走法, 器件的選擇等, 如果這些沒有事前有較佳的安排, 事後解決則會事倍功半, 增加成本. 例如時鐘產生器的位置儘量不要靠近對外的連接器, 高速信號儘量走內層並注意特性阻抗匹配與參考層的連續以減少反射, 器件所推的信號之斜率(slew rate)儘量小以減低高頻成分, 選擇去耦合(decoupling/bypass)電容時注意其頻率響應是否符合需求以降低電源層噪聲. 另外, 注意高頻信號電流之迴流路徑使其迴路面積儘量小(也就是迴路阻抗loop impedance儘量小)以減少輻射. 還可以用分割地層的方式以控制高頻噪聲的範圍. 最後, 適當的選擇PCB與外殼的接地點(chassis ground)。

電子產品PCB設計實用經驗問答（四）

Q:
一個系統往往分成若干個PCB，有電源、接口、主板等，各板之間的地線往往各有互連，導致形成許許多多的環路，產生諸如低頻環路噪聲，不知這個問題如何解決？
A:
我沒有太多使用這些軟件的經驗, 以下僅提供幾個比較的方向：
1、使用者的接口是否容易操作；
2、推擠線的能力(此項關係到繞線引擎的強弱)；
3、鋪銅箔編輯銅箔的難易；
4、走線規則設定是否符合設計要求；
5、機構圖接口的種類；
6、零件庫的創建、管理、調用等是否容易；
7、檢驗設計錯誤的能力是否完善；

Q:
首先謝謝專家對本人上一個問題的解答。這次想請教關於仿真的問題。關於RF電路的PCB仿真，特別是涉及到EMC方面的仿真，我們正在尋求合適的工具。目前在用的Agilent的ADS工具不少人覺得技術支持不夠。
A:
提供兩個廠商給你參考：
1、APSim (www.apsimtech.com)
2、Ansoft (www.ansoft.com)

Q:
（1）PROTEL98 中如何幹預自動佈線的走向？（2）PROTEL98 中PCB板上已經有手工佈線，如何設置，在自動佈線時才能不改變PCB板上已經布好的線條？
A: 
抱歉，我沒有使用Protel的經驗所以無法給你建議。

Q:
當一塊PCB板中有多個數/模功能塊時，常規做法是要將數/模地分開，並分別在一點相連。這樣，一塊PCB板上的地將被分割成多塊，而且如何相互連接也大成問題。但有人採用另外一種辦法，即在確保數/模分開佈局，且數/模信號走線相互不交叉的情況下，整個PCB板地不做分割，數/模地都連到這個地平面上，這樣做有何道理，請專家指教。
A:
將數/模地分開的原因是因爲數字電路在高低電位切換時會在電源和地產生噪聲，噪聲的大小跟信號的速度及電流大小有關。如果地平面上不分割且由數字區域電路所產生的噪聲較大而模擬區域的電路又非常接近，則即使數模信號不交叉，模擬的信號依然會被地噪聲干擾。也就是說數模地不分割的方式只能在模擬電路區域距產生大噪聲的數字電路區域較遠時使用。另外，數模信號走線不能交叉的要求是因爲速度稍快的數字信號其返回電流路徑(return current path)會盡量沿着走線的下方附近的地流回數字信號的源頭，若數模信號走線交叉，則返回電流所產生的噪聲便會出現在模擬電路區域內。

Q:
請問專家GSM手機PCB設計有什麼要求和技巧?
A:
手機PCB設計上的挑戰在於兩個地方：一是板面積小，二是有RF的電路。因爲可用的板面積有限，而又有數個不同特性的電路區域，如RF電路、電源電路、話音模擬電路、一般的數字電路等，它們都各有不同的設計需求。
1、首先必須將RF與非RF的電路在板子上做適當的區隔。因爲RF的電源、地、及阻抗設計規範較嚴格。
2、因爲板面積小，可能需要用盲埋孔(blind/buried via)以增加走線面積。
3、注意話音模擬電路的走線，不要被其它數字電路，RF電路等產生串擾現象。除了拉大走線間距外，也可使用ground guard trace抑制串擾。
4、適當做地層的分割，尤其模擬電路的地要特別注意，不要被其它電路的地噪聲干擾。
5、注意各電路區域信號的迴流電流路徑(return current path)，避免增加串擾的可能性。

過孔對信號傳輸的影響

一．過孔的基本概念

　　過孔（via）是多層PCB的重要組成部分之一，鑽孔的費用通常佔PCB制板費用的30%到40%。簡單的說來，PCB上的每一個孔都可以稱之爲過孔。

　　從作用上看，過孔可以分成兩類：一是用作各層間的電氣連接；二是用作器件的固定或定位。如果從工藝製程上來說，這些過孔一般又分爲三類，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位於印刷線路板的頂層和底層表面，具有一定深度，用於表層線路和下面的內層線路的連接，孔的深度通常不超過一定的比率(孔徑)。埋孔是指位於印刷線路板內層的連接孔，它不會延伸到線路板的表面。上述兩類孔都位於線路板的內層，層壓前利用通孔成型工藝完成，在過孔形成過程中可能還會重疊做好幾個內層。第三種稱爲通孔，這種孔穿過整個線路板，可用於實現內部互連或作爲元件的安裝定位孔。由於通孔在工藝上更易於實現，成本較低，所以絕大部分印刷電路板均使用它，而不用另外兩種過孔。以下所說的過孔，沒有特殊說明的，均作爲通孔考慮。

　　從設計的角度來看，一個過孔主要由兩個部分組成，一是中間的鑽孔（drill hole）,二是鑽孔周圍的焊盤區。這兩部分的尺寸大小決定了過孔的大小。很顯然，在高速,高密度的PCB設計時，設計者總是希望過孔越小越好，這樣板上可以留有更多的佈線空間，此外，過孔越小，其自身的寄生電容也越小，更適合用於高速電路。但孔尺寸的減小同時帶來了成本的增加，而且過孔的尺寸不可能無限制的減小，它受到鑽孔(drill)和電鍍（plating）等工藝技術的限制：孔越小，鑽孔需花費的時間越長，也越容易偏離中心位置；且當孔的深度超過鑽孔直徑的6倍時，就無法保證孔壁能均勻鍍銅。比如，如果一塊正常的6層PCB板的厚度（通孔深度）爲50Mil，那麼，一般條件下PCB廠家能提供的鑽孔直徑最小隻能達到8Mil。隨着激光鑽孔技術的發展，鑽孔的尺寸也可以越來越小，一般直徑小於等於6Mils的過孔，我們就稱爲微孔。在HDI（高密度互連結構）設計中經常使用到微孔，微孔技術可以允許過孔直接打在焊盤上（Via-in-pad），這大大提高了電路性能，節約了佈線空間。

　　過孔在傳輸線上表現爲阻抗不連續的斷點，會造成信號的反射。一般過孔的等效阻抗比傳輸線低12%左右，比如50歐姆的傳輸線在經過過孔時阻抗會減小6歐姆（具體和過孔的尺寸，板厚也有關，不是絕對減小）。但過孔因爲阻抗不連續而造成的反射其實是微乎其微的，其反射係數僅爲：(44-50)/(44+50)=0.06，過孔產生的問題更多的集中於寄生電容和電感的影響。

二、過孔的寄生電容和電感

　　過孔本身存在着寄生的雜散電容，如果已知過孔在鋪地層上的阻焊區直徑爲D2,過孔焊盤的直徑爲D1,PCB板的厚度爲T,板基材介電常數爲ε,則過孔的寄生電容大小近似於：C=1.41εTD1/(D2-D1)。

　　過孔的寄生電容會給電路造成的主要影響是延長了信號的上升時間，降低了電路的速度。舉例來說，對於一塊厚度爲50Mil的PCB板，如果使用的過孔焊盤直徑爲20Mil（鑽孔直徑爲10Mils），阻焊區直徑爲40Mil,則我們可以通過上面的公式近似算出過孔的寄生電容大致是：C=1.41x4.4x0.050x0.020/(0.040-0.020)=0.31pF；這部分電容引起的上升時間變化量大致爲：T10-90=2.2C(Z0/2)=2.2x0.31x(50/2)=17.05ps。

　　從這些數值可以看出，儘管單個過孔的寄生電容引起的上升延變緩的效用不是很明顯，但是如果走線中多次使用過孔進行層間的切換，就會用到多個過孔，設計時就要慎重考慮。實際設計中可以通過增大過孔和鋪銅區的距離（Anti-pad）或者減小焊盤的直徑來減小寄生電容。

　　過孔存在寄生電容的同時也存在着寄生電感，在高速數字電路的設計中，過孔的寄生電感帶來的危害往往大於寄生電容的影響。它的寄生串聯電感會削弱旁路電容的貢獻，減弱整個電源系統的濾波效用。我們可以用下面的經驗公式來簡單地計算一個過孔近似的寄生電感：L=5.08h[ln(4h/d)+1]。

　　其中L指過孔的電感，h是過孔的長度，d是中心鑽孔的直徑。從式中可以看出，過孔的直徑對電感的影響較小，而對電感影響最大的是過孔的長度。仍然採用上面的例子，可以計算出過孔的電感爲：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH。

　　如果信號的上升時間是1ns，那麼其等效阻抗大小爲：XL=πL/T10-90=3.19Ω。這樣的阻抗在有高頻電流的通過已經不能夠被忽略，特別要注意，旁路電容在連接電源層和地層的時候需要通過兩個過孔，這樣過孔的寄生電感就會成倍增加。

三、如何使用過孔

　　通過上面對過孔寄生特性的分析，我們可以看到，在高速PCB設計中，看似簡單的過孔往往也會給電路的設計帶來很大的負面效應。爲了減小過孔的寄生效應帶來的不利影響，在設計中可以儘量做到：

　　1．從成本和信號質量兩方面考慮，選擇合理尺寸的過孔大小。必要時可以考慮使用不同尺寸的過孔，比如對於電源或地線的過孔，可以考慮使用較大尺寸，以減小阻抗，而對於信號走線，則可以使用較小的過孔。當然隨着過孔尺寸減小，相應的成本也會增加。

　　2．上面討論的兩個公式可以得出，使用較薄的PCB板有利於減小過孔的兩種寄生參數。

　　3．PCB板上的信號走線儘量不換層，也就是說盡量不要使用不必要的過孔。

　　4．電源和地的管腳要就近打過孔，過孔和管腳之間的引線越短越好。可以考慮並聯打多個過孔，以減少等效電感。

　　5．在信號換層的過孔附近放置一些接地的過孔，以便爲信號提供最近的迴路。甚至可以在PCB板上放置一些多餘的接地過孔。

　　6．對於密度較高的高速PCB板，可以考慮使用微型過孔。

良好的EMC性能的PCB佈線要點

v提起PCB佈線，許多工程技術人員都知道一個傳統的經驗：正面橫向走線、反面縱向走線，橫平豎直，既美觀又短捷；還有個傳統經驗是：只要空間允許，走線越粗越好。可以明確地說，這些經驗在注重EMC的今天已經過時。

　　要使單片機系統有良好的EMC性能，PCB設計十分關鍵。一個具有良好的EMC性能的PCB，必須按高頻電路來設計——這是反傳統的。單片機系統按高頻電路來設計PCB的理由在於：儘管單片機系統大部分電路的工作頻率並不高，但是EMI的頻率是高的，EMC測試的模擬干擾頻率也是高的[5]。要有效抑制EMI，順利通過EMC測試，PCB的設計必須考慮高頻電路的特點。PCB按高頻電路設計的要點是：

　  （1）要有良好的地線層。良好的地線層處處等電位，不會產生共模電阻偶合，也不會經地線形成環流產生天線效應；良好的地線層能使EMI以最短的路徑進入地線而消失。建立良好的地線層最好的方法是採用多層板，一層專門用作線地層；如果只能用雙面板，應當儘量從正面走線，反面用作地線層，不得已才從反面過線。

　　（2）保持足夠的距離。對於可能出現有害耦合或幅射的兩根線或兩組或要保持足夠的距離，如濾波器的輸入與輸出、光偶的輸入與輸出、交流電源線與弱信號線等。

　　（3）長線加低通濾波器。走線儘量短捷，不得已走的長線應當在合理的位置插入C、RC或LC低通濾波器。

　　（4）除了地線，能用細線的不要用粗線。因爲PCB上的每一根走線既是有用信號的載體，又是接收幅射干擾的幹線，走線越長、越粗，天線效應越強。