数字电路

原創 Lisuic 2020-02-24 12:43

SR锁存器  S输入R重置  Q输出  R为0，S为1，Q=1；R为0，S为0，Q与上一个状态保持不变;R为1，Q=0

D锁存器    

D触发器 在时钟上升沿，将D复制到Q，在其他时间段，保持不变

 

 

 

 

發表評論
所有評論
還沒有人評論，想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章

数字电路SR锁存器D锁存器

SR鎖存器  S輸入R重置  Q輸出  R爲0，S爲1，Q=1；R爲0，S爲0，Q與上一個狀態保持不變;R爲1，Q=0 D鎖存器     D觸發器 在時鐘上升沿，將D複製到Q，在其他時間段，保持不變        

Lisuic 2020-06-27 22:50:43

时序逻辑电路的设计

【 1. 設計步驟 】 ① 功能描述 即將功能表現爲邏輯函數或狀態轉換表的形式 ② 化簡：合併等價狀態 ③ 狀態分配：狀態編碼 ④ 選定觸發器類型，得出電路方程 ⑤ 畫出邏輯圖 ⑥ 檢查自啓動 【 2. 例 】 同步

普罗米修斯1024 2020-07-05 22:31:32

verilog编写异步时序中的握手信号

在數字電路設計中，往往不存在一個系統共用一個時鐘源的情況，在異步電路中，爲了使得數據之間的傳輸不發生錯誤，基本有以下三種方式：1.寄存器打兩拍 2.握手信號 3.異步fifo 下面簡單介紹一下握手信號，做過iic通信的小夥伴應該知道在ii

SLAM_masterFei 2020-06-25 07:35:00

D触发器的建立时间和保持时间原理

大家都知道D觸發器需要建立時間和保持時間，它們的含義大家也清楚，但是爲什麼需要建立時間Tsu和保持時間Th？下圖展示了一般D觸發器的內部結構 具體的分析有興趣可以慢慢分析，不是很難。主要說一下大概：默認SD,RD信號爲高，cp=0時，D

SLAM_masterFei 2020-06-25 07:35:00

I2C协议简析

一. 技術性能:    串行的8 位雙向數據傳輸位速率在標準模式下可達100kbit/s 快速模式下可達400kbit/s 高速模式下可達3.4Mbit/s；    支持多機通訊；    支持多主控模塊，但同一時刻只允許有一個主控；   

wirror800 2020-06-24 17:52:14

1.数电复刻 之 数制码制和运算

上完課發現自己看的書的內容有點淺了，復刻 1.換算： 二進制--B 八進制-O 十進制-D 十六進制-H 小數的精確度問題： 例如要求精度1% 就是2^-m <=0.01,換算成 2^m >=10^-2 兩邊同時用log，即得

遗忘是原罪 2020-06-24 16:46:38

7.数电复刻 之 门电路

課堂練習： Y = A’B’CD’ + ACD’ + ABC’D 約束條件： C和D不可能相同 1.約束條件： C⊙D = 0 ==》 在C和D不同時答案相同而不是=0/1 C'D' + CD = 0 （在CD相同時 = 1）

遗忘是原罪 2020-06-24 16:46:17

8.数电复刻 之 CMOS

電流傳輸特性：和電壓特性對應，在BC段纔有電流 一：噪聲容限 1.輸入端噪聲容限：在保證輸出信號基本不變時，輸入信號允許的變化 2.VNH = VOH(min) - VIH(min) VNL = VIH(max) - VOL

遗忘是原罪 2020-06-24 16:46:10

9.数电复刻 之 CMOS反相器+其他类型CMOS门电路

一：消耗 1.靜態： 就是N P兩個有一個截止，一個導通時 因爲有一個MOS管完全截止，所以電流很小，即功耗很小 2.動態： 即兩個MOS管狀態變化的過程 (從一個穩定工作狀態到另一個穩定狀態) 功耗分爲兩部分 1.PC ：負載

遗忘是原罪 2020-06-24 16:46:10

逻辑门_TTL和CMOS的区别

TTL和CMOS的區別 區別 相關概念 TTL電平： 輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平 是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8

JCMLSY 2020-06-23 14:17:12

简单硬件知识介绍

兩個對象：寄存器， Pin 腳 關鍵：寄存器 控制  pin 腳 使能輸入/輸出寄存器 的作用 是控制寄存器與Pin腳的連接通道    爲輸入/輸出功能 1）在使能輸出寄存器下，把寄存器的值傳給Pin腳，而輸出寄存器的值從哪裏來呢

IamIthink 2020-06-22 22:42:59

试用74LS194加74151设计一个从Q0端输出100111序列信号的序列信号发生器. 要求电路能自启动, 且越简单越好

        本例的設計可以參考"試用74LS194加74151設計一個從Q3端輸出100111序列信號的序列信號發生器"的設計過程.         在博文《試用74LS194加74151設計一個從Q0端輸出100111序列信號的序列

好梦成真Kevin 2020-06-22 10:20:12

以6片74160为核心, 接成基本电子钟

         在之前的博客中和大家分享了帶控制功能的電子鐘模型, 可能該模型有些難於理解, 且設計過程有些過於複雜, 不利於初學者掌握設計技術. 最近一段時間也寫了不少關於74160應用的博文, 也是時候該複習一下前面設計中用到的知識

好梦成真Kevin 2020-06-22 10:20:12

74160ENT引脚设计法+同步置数法接成365进制加法计数电路

         之前已完成了使用ENT引腳設計法接成1000進制加法計數電路這一任務, 現在只需將設計好的1000進制加法計數電路稍加修改, 便可構成365進制加法計數電路. 題目: 將用ENT引腳設計法接成的1000進制加法計數電路,

好梦成真Kevin 2020-06-22 10:20:12

※用D触发器和必要的门电路设计一个同步3位右移移位寄存器. 在此基础上再加必要的门电路构成序列信号发生器, 产生序列信号00010111

         之前我們已經學習過該如何使用74160/74163實現序列信號發生器的方法, 下面我們再學習另一種實現序列信號發生器的設計方法——這種方法比用74160/74163加門電路/74151/74153的設計方法難度要大, 須

好梦成真Kevin 2020-06-22 09:33:21