阻抗匹配

阻抗匹配
阻抗匹配是指信號源或者傳輸線跟負載之間的一種合適的搭配方式。阻抗匹配分爲低頻和高頻兩種情況討論。
我們先從直流電壓源驅動一個負載入手。由於實際的電壓源,總是有內阻的（請參看輸出阻抗一問）,我們可以把一個實際電壓源,等效成一個理想的電壓源跟一個電阻r串聯的模型。假設負載電阻爲R,電源電動勢爲U,內阻爲r,那麼我們可以計算出流過電阻R的電流爲：I=U/(R+r),可以看出,負載電阻R越小,則輸出電流越大。負載R上的電壓爲：Uo=IR=U*[1+(r/R)],可以看出,負載電阻R越大,則輸出電壓Uo越高。再來計算一下電阻R消耗的功率爲：
P=I*I*R=[U/(R+r)]*[U/(R+r)]*R=U*U*R/(R*R+2*R*r+r*r)
=U*U*R/[(R-r)*(R-r)+4*R*r]
=U*U/{[(R-r)*(R-r)/R]+4*r}
對於一個給定的信號源,其內阻r是固定的,而負載電阻R則是由我們來選擇的。注意式中[(R-r)*(R-r)/R],當R=r時,[(R-r)*(R-r)/R]可取得最小值0,這時負載電阻R上可獲得最大輸出功率Pmax=U*U/(4*r)。即,當負載電阻跟信號源內阻相等時,負載可獲得最大輸出功率,這就是我們常說的阻抗匹配之一。對於純電阻電路,此結論同樣適用於低頻電路及高頻電路。當交流電路中含有容性或感性阻抗時,結論有所改變,就是需要信號源與負載阻抗的的實部相等,虛部互爲相反數,這叫做共厄匹配。在低頻電路中,我們一般不考慮傳輸線的匹配問題,只考慮信號源跟負載之間的情況,因爲低頻信號的波長相對於傳輸線來說很長,傳輸線可以看成是“短線”,反射可以不考慮（可以這麼理解：因爲線短,即使反射回來,跟原信號還是一樣的）。從以上分析我們可以得出結論：如果我們需要輸出電流大,則選擇小的負載R; 如果我們需要輸出電壓大,則選擇大的負載R;如果我們需要輸出功率最大,則選擇跟信號源內阻匹配的電阻R。有時阻抗不匹配還有另外一層意思,例如一些儀器輸出端是在特定的負載條件下設計的,如果負載條件改變了,則可能達不到原來的性能,這時我們也會叫做阻抗失配。
在高頻電路中,我們還必須考慮反射的問題。當信號的頻率很高時,則信號的波長就很短,當波長短得跟傳輸線長度可以比擬時,反射信號疊加在原信號上將會改變原信號的形狀。如果傳輸線的特徵阻抗跟負載阻抗不匹配（相等）時,在負載端就會產生反射。爲什麼阻抗不匹配時會產生反射以及特徵阻抗的求解方法,牽涉到二階偏微分方程的求解,在這裏我們不細說了,有興趣的可參看電磁場與微波方面書籍中的傳輸線理論。傳輸線的特徵阻抗（也叫做特性阻抗）是由傳輸線的結構以及材料決定的,而與傳輸線的長度,以及信號的幅度、頻率等均無關。例如,常用的閉路電視同軸電纜特性阻抗爲75歐,而一些射頻設備上則常用特徵阻抗爲50歐的同軸電纜。另外還有一種常見的傳輸線是特性阻抗爲300歐的扁平平行線,這在農村使用的電視天線架上比較常見,用來做八木天線的饋線。因爲電視機的射頻輸入端輸入阻抗爲75歐,所以300歐的饋線將與其不能匹配。實際中是如何解決這個問題的呢？不知道大家有沒有留意到,電視機的附件中,有一個300歐到75歐的阻抗轉換器（一個塑料包裝的,一端有一個圓形的插頭的那個東東,大概有兩個大拇指那麼大的）？它裏面其實就是一個傳輸線變壓器,將300歐的阻抗,變換成75歐的,這樣就可以匹配起來了。這裏需要強調一點的是,特性阻抗跟我們通常理解的電阻不是一個概念,它與傳輸線的長度無關,也不能通過使用歐姆表來測量。爲了不產生反射,負載阻抗跟傳輸線的特徵阻抗應該相等,這就是傳輸線的阻抗匹配。如果阻抗不匹配會有什麼不良後果呢？如果不匹配,則會形成反射,能量傳遞不過去,降低效率;會在傳輸線上形成駐波（簡單的理解,就是有些地方信號強,有些地方信號弱）,導致傳輸線的有效功率容量降低;功率發射不出去,甚至會損壞發射設備。如果是電路板上的高速信號線與負載阻抗不匹配時,會產生震盪,輻射干擾等。
當阻抗不匹配時,有哪些辦法讓它匹配呢？第一,可以考慮使用變壓器來做阻抗轉換,就像上面所說的電視機中的那個例子那樣。第二,可以考慮使用串聯/並聯電容或電感的辦法,這在調試射頻電路時常使用。第三,可以考慮使用串聯/並聯電阻的辦法。一些驅動器的阻抗比較低,可以串聯一個合適的電阻來跟傳輸線匹配,例如高速信號線,有時會串聯一個幾十歐的電阻。而一些接收器的輸入阻抗則比較高,可以使用並聯電阻的方法,來跟傳輸線匹配,例如,485總線接收器,常在數據線終端並聯120歐的匹配電阻。
爲了幫助大家理解阻抗不匹配時的反射問題,我來舉兩個例子：假設你在練習拳擊
——打沙包。如果是一個重量合適的、硬度合適的沙包,你打上去會感覺很舒服。但是,如果哪一天我把沙包做了手腳,例如,裏面換成了鐵沙,你還是用以前的力打上去,你的手可能就會受不了了——這就是負載過重的情況,會產生很大的反彈力。相反,如果我把裏面換成了很輕很輕的東西,你一出拳,則可能會撲空,手也可能會受不了——這就是負載過輕的情況。另一個例子,不知道大家有沒有過這樣的經歷：就是看不清樓梯時上/下樓梯,當你以爲還有樓梯時,就會出現“負載不匹配”這樣的感覺了。當然,也許這樣的例子不太恰當,但我們可以拿它來理解負載不匹配時的反射情況。
大體上，阻抗匹配有兩種，一種是透過改變阻抗力（lumped-circuit matching），另一種則是調整傳輸線的波長（transmission line matching）。
要匹配一組線路，首先把負載點的阻抗值，除以傳輸線的特性阻抗值來歸一化，然後把數值劃在史密夫圖表上。
改變阻抗力
把電容或電感與負載串聯起來，即可增加或減少負載的阻抗值，在圖表上的點會沿著代表實數電阻的圓圈走動。如果把電容或電感接地，首先圖表上的點會以圖中心旋轉180度，然後才沿電阻圈走動，再沿中心旋轉180度。重覆以上方法直至電阻值變成1，即可直接把阻抗力變爲零完成匹配。
調整傳輸線
由負載點至來源點加長傳輸線，在圖表上的圓點會沿著圖中心以逆時針方向走動，直至走到電阻值爲1的圓圈上，即可加電容或電感把阻抗力調整爲零，完成匹配
阻抗匹配則傳輸功率大，對於一個電源來講，當它的內阻等於負載時，輸出功率最大，此時阻抗匹配。最大功率傳輸定理，如果是高頻的話，就是無反射波。對於普通的寬頻放大器，輸出阻抗50Ω，功率傳輸電路中需要考慮阻抗匹配，可是如果信號波長遠遠大於電纜長度，即纜長可以忽略的話，就無須考慮阻抗匹配了。阻抗匹配是指在能量傳輸時,要求負載阻抗要和傳輸線的特徵阻抗相等,此時的傳輸不會產生反射,這表明所有能量都被負載吸收了.反之則在傳輸中有能量損失。高速 PCB佈線時，爲了防
止信號的反射，要求是線路的阻抗爲50歐姆。這是個大約的數字,一般規定同軸電纜基帶50歐姆,頻帶75歐姆,對絞線則爲100歐姆,只是取個整而已,爲了匹配方便.
阻抗從字面上看就與電阻不一樣，其中只有一個阻字是相同的，而另一個抗字呢？簡單地說，阻抗就是電阻加電抗，所以才叫阻抗；周延一點地說，阻抗就是電阻、電容抗及電感抗在向量上的和。在直流電的世界中，物體對電流阻礙的作用叫做電阻，世界上所有的物質都有電阻，只是電阻值的大小差異而已。電阻小的物質稱作良導體，電阻很大的物質稱作非導體，而最近在高科技領域中稱的超導體，則是一種電阻值幾近於零的東西。但是在交流電的領域中則除了電阻會阻礙電流以外，電容及電感也會阻礙電流的流動，這種作用就稱之爲電抗，意即抵抗電流的作用。電容及電感的電抗分別稱作電容抗及電感抗，簡稱容抗及感抗。它們的計量單位與電阻一樣是奧姆，而其值的大小則和交流電的頻率有關係，頻率愈高則容抗愈小感抗愈大，頻率愈低則容抗愈大而感抗愈小。此外電容抗和電感抗還有相位角度的問題，具有向量上的關係式，因此纔會說：阻抗是電阻與電抗在向量上的和。
阻抗匹配是指負載阻抗與激勵源內部阻抗互相適配，得到最大功率輸出的一種工作狀態。對於不同特性的電路，匹配條件是不一樣的。
在純電阻電路中，當負載電阻等於激勵源內阻時，則輸出功率爲最大，這種工作狀態稱爲匹配，否則稱爲失配。
當激勵源內阻抗和負載阻抗含有電抗成份時，爲使負載得到最大功率，負載阻抗與內阻必須滿足共扼關係，即電阻成份相等，電抗成份只數值相等而符號相反。這種匹配條件稱爲共扼匹配。
一.阻抗匹配的研究
在高速的設計中，阻抗的匹配與否關係到信號的質量優劣。阻抗匹配的技術可以說是豐富多樣，但是在具體的系統中怎樣才能比較合理的應用，需要衡量多個方面的因素。例如我們在系統中設計中，很多采用的都是源段的串連匹配。對於什麼情況下需要匹配，採用什麼方式的匹配，爲什麼採用這種方式。
例如：差分的匹配多數採用終端的匹配；時鐘採用源段匹配；
1、 串聯終端匹配
串聯終端匹配的理論出發點是在信號源端阻抗低於傳輸線特徵阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特徵阻抗相匹配，抑制從負載端反射回來的信號發生再次反射.
串聯終端匹配後的信號傳輸具有以下特點：
A 由於串聯匹配電阻的作用，驅動信號傳播時以其幅度的50％向負載端傳播；
B 信號在負載端的反射係數接近＋1，因此反射信號的幅度接近原始信號幅度的50％。
C 反射信號與源端傳播的信號疊加，使負載端接受到的信號與原始信號的幅度近似相同；
D 負載端反射信號向源端傳播，到達源端後被匹配電阻吸收；？
E 反射信號到達源端後，源端驅動電流降爲0，直到下一次信號傳輸。
相對並聯匹配來說，串聯匹配不要求信號驅動器具有很大的電流驅動能力。
選擇串聯終端匹配電阻值的原則很簡單，就是要求匹配電阻值與驅動器的輸出阻抗之和與傳輸線的特徵阻抗相等。理想的信號驅動器的輸出阻抗爲零，實際的驅動器總是有比較小的輸出阻抗，而且在信號的電平發生變化時，輸出阻抗可能不同。比如電源電壓爲＋4.5V的CMOS驅動器，在低電平時典型的輸出阻抗爲 37Ω，在高電平時典型的輸出阻抗爲45Ω[4]；TTL驅動器和CMOS驅動一樣，其輸出阻抗會隨信號的電平大小變化而變化。因此，對TTL或CMOS 電路來說，不可能有十分正確的匹配電阻，只能折中考慮。
鏈狀拓撲結構的信號網路不適合使用串聯終端匹配，所有的負載必須接到傳輸線的末端。否則，接到傳輸線中間的負載接受到的波形就會象圖3.2.5中C點的電壓波形一樣。可以看出，有一段時間負載端信號幅度爲原始信號幅度的一半。顯然這時候信號處在不定邏輯狀態，信號的噪聲容限很低。
串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗；而且只需要一個電阻元件。
2、 並聯終端匹配
並聯終端匹配的理論出發點是在信號源端阻抗很小的情況下，通過增加並聯電阻使負載端輸入阻抗與傳輸線的特徵阻抗相匹配，達到消除負載端反射的目的。實現形式分爲單電阻和雙電阻兩種形式。
並聯終端匹配後的信號傳輸具有以下特點：
A 驅動信號近似以滿幅度沿傳輸線傳播；
B 所有的反射都被匹配電阻吸收；
C 負載端接受到的信號幅度與源端發送的信號幅度近似相同。
在實際的電路系統中，芯片的輸入阻抗很高，因此對單電阻形式來說，負載端的並聯電阻值必須與傳輸線的特徵阻抗相近或相等。假定傳輸線的特徵阻抗爲50Ω，則 R值爲50Ω。如果信號的高電平爲5V，則信號的靜態電流將達到100mA。由於典型的TTL或CMOS電路的驅動能力很小，這種單電阻的並聯匹配方式很少出現在這些電路中。
雙電阻形式的並聯匹配，也被稱作戴維南終端匹配，要求的電流驅動能力比單電阻形式小。這是因爲兩電阻的並聯值與傳輸線的特徵阻抗相匹配，每個電阻都比傳輸線的特徵阻抗大。考慮到芯片的驅動能力，兩個電阻值的選擇必須遵循三個原則：
⑴． 兩電阻的並聯值與傳輸線的特徵阻抗相等；
⑵． 與電源連接的電阻值不能太小，以免信號爲低電平時驅動電流過大；
⑶． 與地連接的電阻值不能太小，以免信號爲高電平時驅動電流過大。
並聯終端匹配優點是簡單易行；顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的佔空比緊密相關？；雙電阻方式則無論信號是高電平還是低電平都有直流功耗。因而不適用於電池供電系統等對功耗要求高的系統。另外，單電阻方式由於驅動能力問題在一般的TTL、CMOS系統中沒有應用，而雙電阻方式需要兩個元件，這就對PCB的板面積提出了要求，因此不適合用於高密度印刷電路板。
當然還有：AC終端匹配； 基於二極管的電壓鉗位等匹配方式。
二 .將訊號的傳輸看成軟管送水澆花
2.1 數位系統之多層板訊號線（Signal Line）中，當出現方波訊號的傳輸時，可將之假想成爲軟管（hose）送水澆花。一端於手握處加壓使其射出水柱，另一端接在水龍頭。當握管處所施壓的力道恰好，而讓水柱的射程正確灑落在目標區時，則施與受兩者皆歡而順利完成使命，豈非一種得心應手的小小成就？
2.2 然而一旦用力過度水注射程太遠，不但騰空越過目標浪費水資源，甚至還可能因強力水壓無處宣泄，以致往來源反彈造成軟管自龍頭上的掙脫!不僅任務失敗橫生挫折，而且還大捅紕漏滿臉豆花呢！
2.3 反之，當握處之擠壓不足以致射程太近者，則照樣得不到想要的結果。過猶不及皆非所欲，唯有恰到好處才能正中下懷皆大歡喜。
2.4 上述簡單的生活細節，正可用以說明方波（Square Wave）訊號（Signal）在多層板傳輸線（Transmission Line，系由訊號線、介質層、及接地層三者所共同組成）中所進行的快速傳送。此時可將傳輸線（常見者有同軸電纜Coaxial Cable，與微帶線Microstrip Line或帶線Strip Line等）看成軟管，而握管處所施加的壓力，就好比板面上“接受端”（Receiver）元件所並聯到Gnd的電阻器一般，可用以調節其終點的特性阻抗（Characteristic Impedance），使匹配接受端元件內部的需求。
三. 傳輸線之終端控管技術（Termination）
3.1 由上可知當“訊號”在傳輸線中飛馳旅行而到達終點，欲進入接受元件（如CPU或Meomery等大小不同的IC）中工作時，則該訊號線本身所具備的“特性阻抗”，必須要與終端元件內部的電子阻抗相互匹配才行，如此纔不致任務失敗白忙一場。用術語說就是正確執行指令，減少雜訊干擾，避免錯誤動作”。一旦彼此未能匹配時，則必將會有少許能量回頭朝向“發送端”反彈，進而形成反射雜訊（Noise）的煩惱。
3.2 當傳輸線本身的特性阻抗（Z0）被設計者訂定爲28ohm時，則終端控管的接地
的電阻器（Zt）也必須是28ohm，如此才能協助傳輸線對Z0的保持，使整體得以穩定在28 ohm的設計數值。也唯有在此種Z0=Zt的匹配情形下，訊號的傳輸纔會最具效率，其“訊號完整性”（Signal Integrity，爲訊號品質之專用術語）也才最好。
四.特性阻抗（Characteristic Impedance）
4.1 當某訊號方波，在傳輸線組合體的訊號線中，以高準位（High Level）的正壓訊號向前推進時，則距其最近的參考層（如接地層）中，理論上必有被該電場所感應出來的負壓訊號伴隨前行（等於正壓訊號反向的迴歸路徑 Return Path），如此將可完成整體性的迴路（Loop）系統。該“訊號”前行中若將其飛行時間暫短加以凍結，即可想象其所遭受到來自訊號線、介質層與參考層等所共同呈現的瞬間阻抗值（Instantanious Impedance），此即所謂的“特性阻抗”。 是故該“特性阻抗”應與訊號線之線寬（w）、線厚（t）、介質厚度（h）與介質常數（Dk）都扯上了關係。
4.2 阻抗匹配不良的後果 由於高頻訊號的“特性阻抗”（Z0）原詞甚長，故一般均簡稱之爲“阻抗”。讀者千萬要小心，此與低頻AC交流電（60Hz）其電線（並非傳輸線）中，所出現的阻抗值（Z）並不完全相同。數位系統當整條傳輸線的Z0都能管理妥善，而控制在某一範圍內（±10﹪或 ±5﹪）者，此品質良好的傳輸線，將可使得雜訊減少，而誤動作也可避免。 但當上述微帶線中Z0的四種變數（w、t、h、 r）有任一項發生異常，例如訊號線出現缺口時，將使得原來的Z0突然上升（見上述公式中之Z0與W成反比的事實），而無法繼續維持應有的穩定均勻（Continuous）時，則其訊號的能量必然會發生部分前進，而部分卻反彈反射的缺失。如此將無法避免雜訊及誤動作了。例如澆花的軟管突然被踩住，造成軟管兩端都出現異常，正好可說明上述特性阻抗匹配不良的問題。
4.3 阻抗匹配不良造成雜訊 上述部分訊號能量的反彈，將造成原來良好品質的方波訊號，立即出現異常的變形（即發生高準位向上的Overshoot，與低準位向下的Undershoot，以及二者後續的Ringing）。此等高頻雜訊嚴重時還會引發誤動作，而且當時脈速度愈快時雜訊愈多也愈容易出錯。
由於普通的傳輸線阻抗Z0通常在 50Ω左右，而負載阻抗通常在幾千歐姆到幾十千歐姆。因此，在負載端實現阻抗匹配比較困難。然而，由於信號源端（輸出）阻抗通常比較小，大致爲十幾歐姆。因此在源端實現阻抗匹配要容易的多。如果在負載端並接電阻，電阻會吸收部分信號對傳輸不利（我的理解).
當選擇TTL/CMOS標準 24mA驅動電流時，其輸出阻抗大致爲13Ω。若傳輸線阻抗Z0=50Ω，那麼應該加一個33Ω的源端匹配電阻。13Ω+33Ω=46Ω (近似於50Ω，弱的欠阻尼有助於信號的setup時間)
當選擇其他傳輸標準和驅動電流時，匹配阻抗會有差異。在高速的邏輯和電路設計時，對一些關鍵的信號，如時鐘、控制信號等，我們建議一定要加源端匹配電阻。
這樣接了信號還會從負載端反射回來，因爲源端阻抗匹配，反射回來的信號不會再反射回去。