[verilog] 軟核，硬核，固核的定義

軟核的定義

把功能經過驗證的、可綜合的、實現後電路結構總門數在5000門以上的Verilog HDL模型稱爲軟核。

硬核的定義

把在某一種專用集成電路工藝的（ASIC）器件上實現的、經驗證證明是正確的、總門數在5000門以上的電路結構版圖掩膜稱爲硬核。

固核的定義

把在某一種現場可編程門陣列（FPGA）器件上實現的、經過驗證證明是正確的、總門數在5000門以上的電路結構編碼文件稱爲固核。