名稱解釋：
線框與電流的關係
主要看電流，防止銅線熔斷
參考：美國線材規格
標註：
總結：
信號線一般用10mil
電源線要計算，嫌麻煩的話，3.3V儘量大於15mil,5V儘量大於20mil，220V大於100mil。整流二極管下面不能走線。
重點內容（經驗結合我的個人 ）
基本設計準則如下：
1.抗干擾設計原則：
（1）.電源線設計：
選擇合適的電源；
儘量加寬電源線；
電源線、底線走向不能出現90度直角。
使用抗干擾元器件（磁珠、電源濾波器、屏蔽罩等）
電源入口添加去耦電容（220uf）、濾波電容（104）
** (2).地線設計**
雙地要分開（模擬地和數字地） 要 用磁珠連接
高頻電路多點接地
低頻電路單點接地
高頻電路要與低頻電路分開
地線鋪銅
將敏感電路連接穩定的接地參考源（靠邊和不能多個敏感電路緊貼相互影響）
儘量減少地線環路面積
（3).元器件配置
信號線不能過長
晶振、時鐘電路 一要靠近MCU與CPU，二要遠離其他低頻元器件
要一個功能電路進行分區佈局，便於檢修
考慮PCB的空間結構分佈，發熱元器件的散熱問題
縮短高頻元件之間的引線
（4）.去耦電容的配置
每十個集成電路要加一個充放電電容（220uf）,保證輸入電壓的穩定性
集成芯片（MCU、flash等）輸入電源端要加電容（104）
對抗噪聲能力弱的、關斷是電源變化大的元器件要加高頻去耦電容
電容之間不能共用過孔
去耦電容不能離集成芯片的電源輸入的太遠
（5）.降低噪聲和電磁干擾的原則
折線儘量採用45度
用串聯電阻的方法來降低電路信號邊沿的跳變速頻
石英晶振 外殼接地
閒置的不用的門電路不用懸空
時鐘線垂直IO線是干擾最小
IO口儘量設置在邊沿
任何信號不要形成迴路
對高頻板，電容的分佈電感不能忽略，電感的分佈電容不能忽略
通常用的功率線、交流電信儘量佈置在信號線的不同面上，或者遠離
時鐘線周圍的電動勢儘量爲零
（6）.其他設計原則
CMOS的沒使用引腳要通過電阻接地或接電源
用RC 電路來吸收續電器燈元器件放電電流
總線上加10K的上拉或下拉電阻，有助抗干擾
元器件不用的管腳加10K電阻電源
總結儘量短，保證一樣長
兩層佈線儘量垂直（頂層以橫線爲主，底層以豎線爲主）
發熱元器件要避開敏感元件
2.熱設計原則：
發熱元器件的間隔要儘量大點。
3.抗振設計原則：
焊接技術好就行了，只要摔不壞就行了。
4.可測試型設計原則：
滿足正常工作的條件（電容、電阻與集成芯片的工作電壓、耐壓、溫度等）總體功率。
設置測試點。
定位孔。