模擬IC芯片測試及其去耦原理

         這幾天設計的芯片封裝回來了，飛速焊了個電路板，忙着張羅着測試。該章節主要講述了模擬IC芯片不同的測試方法及其封裝測試需要注意的問題，並着重講述了去耦原理。
         作爲在大學期間常年潛伏在實驗室的我，對於焊接電路板有着處女座纔有的挑剔，多年的經驗告訴我，如果電路焊的很醜，或者太多雜線，不僅在檢查電氣特性連接時顯得更爲複雜，而且在測試時信號可能時斷時續，發生一些莫名奇怪的現象，讓你debug的時間越拉越長。
         所以我的原則是：
         1.使用單面板，因爲雙面板容易漏錫導致線路阻抗不均勻，且不易焊接
         2.儘量用焊錫走線，走均勻。
         3.萬不得已需要走導線的時候，儘量用最短的導線跨越，若對信號要求高，考慮使用銀線
         4.如果對信號要求高，由於數字模塊的噪聲明顯大於模擬模塊，如果數字地模擬地直接接在一起，怕數字噪聲串擾通過地串擾到模擬端。數字地和模擬地儘量分開走，數字地和模擬地中間加一個0歐姆電阻（0歐電阻相當於很窄的電流通路，能夠有效地限制環路電流，使噪聲得到抑制。電阻在所有頻帶上都有衰減作用）或者磁珠（磁珠的等效電路相當於帶阻限波器，只對某個頻點的噪聲有顯著抑制作用，使用時需要預先估計噪點頻率，以便選用適當型號。對於頻率不確定或無法預知的情況，磁珠不合)。
         5.注意阻抗匹配，信號源與電路輸入，輸出與測試負載
         6.電源和地走線需要加固，必要時，在電源端加一大一小（甚至多個電容抑制不同頻段噪聲）去耦電容到地，大的電容穩壓濾除低頻噪聲，小的電容濾除高頻噪聲，因爲電源是直流。值得注意的是：如果加了電容可能對settingtime要求較高精度的電路測試會有影響，測試到settingtime的時候，應去掉去耦電容。
         7.對於floating的引腳（除了空腳）應當給與spec應有的電壓，除非電路模塊內有對floating特殊拉高或者拉低的處理，千萬不要以爲floating就是0電位，空氣中的電磁環境使得電荷在floating的引腳聚集，如果輸入是個柵極，使得MOSFET可能開啓。
         8.測試需帶靜電環，避免人身上攜帶的電荷損傷芯片。
         9.測試時候注意電路時序要求，比如一些SLEEP RESET STANDBY BAYPASS等模式
         10.對於高頻模塊，儘量採用PCB板製作。噪聲方面考慮更是良多。