数字电路:
- 组合逻辑电路
(1)输入、输出之间没有反馈延迟通路,信号的传递从输入到输出,是单方向的
(2)电路中不含记忆单元(即锁存器和触发器)
(3)在任何时刻,电路的输出状态只取决于同一时刻的输入状态而与电路的原来的状态无关
组合逻辑电路的优化实现:
(1)输出多个逻辑函数时需要考虑共享相同乘积项,减少逻辑门数目
(2)当限定逻辑门输入端数目,则需要进行逻辑变换
竞争与冒险:
(1)发现并消除互补项
(2)增加乘积项以避免互补项相加
(3)输出端并联电容
对于工作速度不高的逻辑电路,可以在输出端并联一电容器,对窄脉冲起到平波的作用,以消去竞争冒险
编码器:能够实现编码功能的逻辑电路
普通编码器:
但是如果2个以上的输入为有效信号,出现编码重叠的情况,此时可以使用优先编码器。
使用GS作为有效信号:
2线-4线译码器
集成电路译码器:
2线-4线译码器74x139
3线-8线译码器74x138
数码显示器:
(1)共阴极结构
(2)共阳极结构
数字显示电路
(1)动态扫描显示电路
(2)静态显示电路
数据分配器 DMUX
数据选择器(与数据分配器正好相反)MUX
数值比较器
多位比较器:
- 当高位相同时,比较低位
- 当高位不同时。只需比较高位
超前进位加法器:(在输入每位的加法和被加数时,同时获得该位向高位产生的进位,而无需等待低位送来的进位信号)
verilog逻辑功能描述:
(1)结构级建模:实例引用内置基本门级元件(原语)、用户定义的元件或其他模块描述电路中的元件
- 多输入门(and、nand、or、nor、xor、xnor)
- 多输出门(buf、not)
- 三态门(四种三态门)
(2)数据流建模(即逻辑表达式)
注意:
- 算数运算符
- 关系运算符
(3)行为级建模(描述数字逻辑电路的功能和算法)
阻塞赋值与非阻塞赋值的区别:
而假如阻塞赋值更换顺序
如何调用带有参数的子模块,并修改模块内部的参数值?
(1)直接修改参数的引用方式(#)
(2)参数重定义(defparam)的引用方式