可编程逻辑及存储器件

PLD(Programmable Array Logic)（用户根据自己的需要，定义其逻辑功能的器件）集成度与性能方面的折中


（1）熔丝编程

（2）mos管

电路符号：

叉号表示连接状态


简单可编程逻辑器件（使用与-或阵列）
(1)PLA

典型的PLA集成电路由16个输入、48个乘积项、8个输出（16x48x8）
（只能实现组合逻辑）
（2）PAL（只有与阵列是可以编程的）

PAL器件实现时序逻辑：

（3）GAL


复杂可编程逻辑器件
（1）CPLD

• 逻辑块
  
  可编程乘积项阵列决定了每个逻辑块乘积项的总数
  输入变量个数决定了每个乘积项的变量个数
  乘积项分配电路：将乘积项阵列中任何一个乘积项分配给某一个宏单元或多个宏单元
  宏单元：一个或门、一个触发器和一些可编程的数据选择器及控制门
  

可编程的内部连线：
(1)
(2)



(2)FPGA

• 采用LUT（查找表）实现逻辑功能，而非与或阵列
• 编程技术采用SRAM(无限编程）和反熔丝（编程前呈现高阻态，加压后电阻减小，导通，只能编程一次）
  
  
  使用FPGA一般使用E² ROM存储非易失数据

（1）逻辑块

以及时序电路和存储电路

（2）I/O块

（3）互联开关