數據通路
數據通路：數據在功能部件之間傳送的路徑
中央處理器內部數據通路：運算器與各寄存器之間的傳送路徑
數據通路的功能：實現CPU內部的運算器與寄存器以及寄存器之間的數據交換
數據通路的基本結構
- CPU內部單總線方式。
將所有寄存器的輸入端和輸出端都連接到一條公共的通路上，結構比較簡單，但數據傳輸存在較多的衝突現象，性能較低。 - CPU內部三總線方式。
將所有寄存器的輸入端和輸出端都連接到多條公共的通路上，相比之下單總線中一個時鐘內只允許傳一一個數據， 指令執行效率很低，因此採用多總線方式，同時在多個總線上傳送不同數據，提高效率。 - (3)專用數據通路方式。根據指令執行過程中的數據和地址的流動方向安排連接線路，性能比較高，但硬件量大。
寄存器之間數據傳送
- PC ——Bus
- Bus——MAR
主存與CPU之間的數據傳送
- PC ——Bus——MAR
- 1——R
- MEM（MAR）——MDR
- MDR——Bus——IR
執行算術或邏輯運算
- Ad（IR）——Bus——MAR
- 1——R
- MEM——DB——MDR
- MDR——Bus——Y
- （ACC）+（Y）——Z
- Z——ACC
ALU是一個組合邏輯電路，其運算過程中必須保持兩個輸入端的內容變。又由於CPU內部採用單總線結構，爲了得到兩個不同的操作數，ALU的一個輸入端與總線相連，另一個輸入端需通過一個寄存器與總線相連。此外，ALU的輸出端也不能直接與內部總線相連，否其輸出又會通過總線反饋到輸入端，影響運算結果，故輸出端需通過個暫存器(用來暫存結果的寄存器)與總線相連。
取指週期：
- （PC）——MAR，Read
- M（MAR）——MDR
- MDR——IR
- （PC）+1——PC
間址週期：
- （R0）——MAR
- M（MAR）——MDR
- MDR——Y
執行週期：
- （R1）+（Y）——Z
- （Z）——MDR
- MDR——M（MAR）