FPGA是英文Field－Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作爲專用集成電路（ASIC）領域中的一種半定製電路而出現的，既解決了定製電路的不足，又克服了原有可編程器件門電路數有限的缺點。
1.文本編輯：用任何文本編輯器都可以進行，也可以用專用的HDL編輯環境。通常VHDL文件保存爲.vhd文件，Verilog文件保存爲.v文件 2.功能仿真：將文件調入HDL仿真軟件進行功能仿真，檢查邏輯功能是否正確（也叫前仿真，對簡單的設計可以跳過這一步，只在佈線完成以後，進行時序仿真） 3.邏輯綜合：將源文件調入邏輯綜合軟件進行綜合，即把語言綜合成最簡的布爾表達式和信號的連接關係。邏輯綜合軟件會生成.edf（edif）的EDA工業標準文件。 4.佈局佈線：將.edf文件調入PLD廠家提供的軟件中進行佈線，即把設計好的邏輯安放到PLD/FPGA內 5.時序仿真：需要利用在佈局佈線中獲得的精確參數，用仿真軟件驗證電路的時序。（也叫後仿真） 6.編程下載：確認仿真無誤後，將文件下載到芯片中