電路設計中常常需要延遲上電的方法，本文和大家一起簡單的探討下這個問題。
電源監控
在很多電路中需要對供電電源監控，當電源的電壓低於某個數值時，系統很有可能就不能正常工作了，現在很多電源管理模塊都提供這樣的引腳，通常名爲Power Good，簡稱PG，如圖1所示：
圖1：電源模塊樣板[1]
有電源供電電壓監測功能，當輸出電壓低於預計數值的90% 時（根據廠家不同，數值略有不同），power good引腳輸出低電平（或者高電平，看器件）防止系統供電出錯。
有些器件的PG引腳是漏極開漏電路，則需要在片外加上拉電阻，如圖2所示：
圖2： Power Good 引腳加上拉電阻[1]
上電順序
在負責的電路中，不同的器件常常需要有不同的上電順序，比如有些FPGA需要先給3.3V的內核供電，至少20ms後纔給5V的IO口供電，以避免器件的損毀。在射頻電路和模擬電路中也有些這樣的需求，例如需要Vout1先上電，Vout2後上電，最簡單也是最容易想到的是使用RC延時電路，方案1：
圖3：在電壓輸入端使用RC電路
方案1可以設置R1，C1，R2，C2的數值以完成不同的延時，從而可以改變上電上電順序，但是有缺點，因爲在供電迴路中串聯了電阻，如果是給功放等大功率的器件供電，會產生很大的損耗。
方案2，利用電源模塊的使能引腳，現在的電源管理芯片都有使能引腳，在是能引腳處加RC電路可以完成延時：
圖4：在使能輸入端使用RC電路
在使能端使用RC電路可以滿足一些不精確控制延時的場合。在精確控制上電順序的場合，可以使用專用的集成電路芯片，歡迎大家諮詢電源管理方案。
方案3：利用電源監測引腳PG和使能引腳，完成上電順序的控制，如圖5所示，先上電的Vout1在完成上電後，PG引腳會產生一個高電平，該高電平使能下一個要上電的模塊輸出Vout2。
作者：伏熊（專業：射頻芯片設計、雷達系統、嵌入式。歡迎大家項目合作交流。）
微信：GuoFengDianZi
[1] https://item.taobao.com/item.htm?spm=a2oq0.12575281.0.0.25911debZibwwe&ft=t&id=612838123547