全加器的真值表
真值表的理解記憶
0+0+0=00
0+0+1=01
0+1+0=01
0+1+1=02,進1爲10
1+0+0=01
1+0+1=02,進1爲10
1+1+0=02,進1爲10
1+1+1=03,進1爲11
全加器邏輯組合電路的構建
異或門(XOR):
與門(AND):
或門(OR):
組合電路
真值表的理解記憶
0+0+0=00
0+0+1=01
0+1+0=01
0+1+1=02,進1爲10
1+0+0=01
1+0+1=02,進1爲10
1+1+0=02,進1爲10
1+1+1=03,進1爲11
異或門(XOR):
與門(AND):
或門(OR):
組合電路