SV基本數據

原創 梦林menglin 2020-06-21 23:01

SV數據類型

1. 數據類型

兩態變量

bit, byte : 8bit, shortint :16bit, int : 32bit, longint:64bit, shortreal相當於c的float: 佔32bit，real相當於c中的double: 佔64bit。其中只有bit是無符號

四態變量

reg, logic, integer: 32bit, time : 64bit, 其中只有integer是有符號

string

enum

定長數組

動長數組

發表評論
所有評論
還沒有人評論，想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章

system on systemverilog

system form the IEEE: systemmakesacalltotheCfunctionsystem(). system can be called as either a task or a function.

Vinson_Yin 2020-06-29 08:30:18

【system verilog】非合併數組、合併數組、混合數組和多維數組的小探討

前言 來了的話點個贊吱一聲在走呀~~~ 因爲需要解決一個問題，所以決定對合並數組/非合併數組以及混合場景進行進行一下探索。 問題 已知一個多維混合數組的定義爲： bit [3:0][7:0][15:0] Array [3:0][7][6

moon9999 2020-06-23 04:17:58

【system verilog】孤陋寡聞了，原來覆蓋率是可以對序列進行收集的

前言 做了兩年多的數字前端驗證，盡然直到今天才知道原來覆蓋率是可以對序列進行收集的，也就是說我不僅可以在橫向收集組合情況，還可以縱向收集時間維度上信息的改變情景。 參考 詳細的內容可以參照“IEEE System Verilog stan

moon9999 2020-06-23 04:17:58

[SV] module中如何把delay time作爲參數

在testbench中我們經常需要加不同的delay來搭建direct pattern，可以通過plusargs來傳遞參數。如何實現呢？   `timescale 1ns/1fs module top ; task automat

lbt_dvshare 2020-06-21 01:34:29

system verilog基礎知識

1、`ifndef   SPT :    if not define 宏定義判斷，作用是防止多重定義。        define SPT：宏定義 2、class: 在類的實例中調用方法       extends: 繼承 3、Trans

夏凉倾雪 2020-06-16 11:50:58

【system verilog】OOP屬性下的構造函數new，虛方法virtual和cast方法（1）

前言 今天和某大佬交流了下System Verilog中的OOP屬性，本來自己對這塊一直感覺還比較良好，但是跟大佬交流後才發現原來要學的還有很多。 拓展類的構造函數 具體內容可以參考"IEEE system verilog標準" 8.7

moon9999 2020-06-16 06:55:28

【system verilog】OOP屬性下的構造函數new，虛方法virtual和cast方法（3）

前言 接 https://blog.csdn.net/moon9999/article/details/106748050，想到哪補充到哪。 cast方法 我們需要明確system verilog中的句柄指向規則，概括起來就是： 本類句柄

moon9999 2020-06-16 06:55:28

【system verilog】OOP屬性下的構造函數new，虛方法virtual和cast方法（2）

前言 接上一篇 https://blog.csdn.net/moon9999/article/details/106747444，本來想寫在一起的，但是後來我想想還希望繼續往前面補充，因此還是分成幾次來寫吧。 虛方法virtual 要點1

moon9999 2020-06-16 06:55:28

[SV]Constraint 遇到的問題

constraint con{ delay dist {0:/10}; } 上述寫法可能導致constraint很難解，不要用上述寫法。   2. 對與求和的約束的寫法(防止和溢出) bd_len_q.sum with(int'

lbt_dvshare 2020-06-15 02:54:12

[SV]動態數組特性

動態數組的特性：   bit[7:0] d_array[]; d_array = new[4]; d_array ={0,1,2,3}; d_array = new[10];//原來的四個元素被清空 d_array = new[

lbt_dvshare 2020-06-15 02:54:02

[SystemVerilog] cover group在module中的應用

cover group在class中的應用之前文章說過，cover group在class中的應用； 在module中如何用呢？ module dma_test_top(); covergroup idle_chk_cvg(lo

lbt_dvshare 2020-06-15 02:54:02

【驗證小白】只有SV+modelsim學驗證（2）——加monitor到環境中

前言 monitor是驗證環境自動檢查環節中不可缺少的一個組件，當前DUT功能的對錯不能總是依靠波形確認，而是需要由驗證環境自行檢查，這就需要monitor和checker的加入，這一次我們先嚐試加入monitor。 pkt_mon 在之

moon9999 2020-06-08 10:10:18

【驗證小白】只有SV+modelsim學驗證（1）——把平臺搭起來

前言 最近轉戰驗證方向，想起了初學驗證時候的心酸和遲遲不能跑通一個驗證平臺的苦惱，因此想寫這個博客。不借助UVM、VMM等驗證方法學，憑着system verilog和modelsim嘗試着搭一個能夠跑通、能夠明白原理、能夠直觀看到波形的

moon9999 2020-06-08 10:10:18

UVM:: drop all objection forcelly

在VIP中一般有如下代碼phase.raise_objection(this);  get_next_item(req); drive_command(req);seq_item_port.item_done();phase.drop_o

Vinson_Yin 2020-06-07 07:36:30

gvim usage

自動寫入tile autocmd BufNewFile *.py,*.pl exec ":call SetTitle()" "新建python "定義函數SetTitle，自動插入文件頭 func SetTitle()       "如果

Vinson_Yin 2020-06-07 07:36:30