题目: 用6片74160、若干逻辑门电路组成带修改时间、电子表启停双控制信号的简易电子时钟.
分析:
之前在博客中提到过, 采用同步置数法设计的电路虽然显示稳定, 但由于已占用LOAD'引脚, 故在设计修改时间模块时会遇到较大阻力: 虽然有一定难度, 但也不是不可实现的. 这里需要我们用定性的思考方式来解决问题, 这一点十分重要.
我们来看一下该如何对双控制信号问题进行分析, 下面给出真值表.
若读者未充分理解上述真值表的含义, 请看下面我对于该真值表的分析.
首先电路需要一个计时启停开关S, 还需要一个修改时间控制信号A: 计时启停开关S的作用较好理解, 只是负责控制电子表计时的启停; 而修改时间控制信号A需要我们仔细斟酌. 主要逻辑问题: ①当电子表处于计时状态时, 我们不可以直接修改时间, 而必须先将电子表计时停止, 方可修改时间. ②当电子表处于计时状态时, 若我们手动给出修改时间信号, 那需要通过译码电路来修改这一信号, 比如可将这一动作重定义为"计时且不修改时间". ③当电子表的时间静止时, 我们可以发出修改时间信号, 此时通过LOAD'引脚的低电平和D、C、B、A四个输入引脚的高低电平取值情况来确定新的时间，④当电子表的时间静止时，也可以不发出修改时间信号，这样电子表一直处于时间静止状态, 直到启动信号的到来才重新恢复计时.
下面我将上述真值表转换为下述真值表.
从转换后的真值表中我们可以看出, 双输入信号K、R是由双输入信号S、A译码而来, 在译码过程中消除了"电子表计时中要修改时间"这一不合理信号. 如此一来, KR是无法取到11的, 那么将KR=11对应的输出项都用"×"来代替.
综上所述, 我们可以看出, 每片74160的LOAD' = K'R'+(根据同步置数法接线确定的逻辑表达式)KR'. 比如对于秒计数部分的两片74160来说, 其LOAD'=K'·R'+(QDL·QAL·QCH·QAH)'·K·R'. 其中, QDL代表低位74160的QD, QCH代表高位74160的QC.
虽然加入了译码电路, 但还是有一点问题没有解决: 秒和分的进制都为60进制, 则秒和分最多只能修改为59; 时的进位为24, 则时最多只能修改为23. 读者若想对此加以限制, 可仿照上面的译码电路设计, 设计限定修改数值部分的译码模块.
博客写到此, 应该说对于数字电路同步时序逻辑电路部分的初步学习已过大半, 下面我将以该设计用例来提取电路设计中的核心技术成分: ①掌握单片74160的使用方法, ②理解74160 LOAD'引脚的功能, ③掌握2片74160的同步置数法+ENT引脚设计法, ④深刻理解计数电路的进位输出信号的含义※, ⑤比较RCO-CLK引脚级联法与ENT引脚设计法对于低位提供的进位输出变量的处理方式的不同, ⑥仔细理解"译码"二字在电路设计中的含义, ⑦掌握设计译码电路的方法.
