在之前的博客中和大家分享了带控制功能的电子钟模型, 可能该模型有些难于理解, 且设计过程有些过于复杂, 不利于初学者掌握设计技术. 最近一段时间也写了不少关于74160应用的博文, 也是时候该复习一下前面设计中用到的知识了. 比起之前的电子钟模型, 下面的设计模型全部集中于一张A4大小的图纸上——这无疑是更为精炼的.
在设计开始前, 有几个关键点需要大家牢记, 下面我将分段落来赘述.
要熟知并熟练使用74160的同步置数法. 如果我们要用1片接成同步X(X≤8)进制加法计数器, 那么就要根据X的8421码中"1"出现的位置, 来决定LOAD'引脚的接法(与非门). 举个实在的例子, 若要接成同步6进制加法计数器, 那么我们先将6转换为0110, 可以看出, 其中"1"的位置出现在中间两位, 那么就将该片74160的QC、QB分别引出, 接到与非门的两个输入端即可, 该逻辑门的输出即为LOAD'引脚所需的逻辑表达式. 补充说明一下, 该片74160的四个输入引脚要接地, 以置为低电平.
要熟练使用ENT引脚设计法. 在熟练使用该设计方法前, 我们要掌握N进制加法计数器的进位输出的设计方法: 实则是当电路状态到达最大的一个时, 进位输出引脚变为高电平(上升沿触发方式), 其余状态对应的进位输出均为低电平. ENT引脚设计法的精髓便是将上一级计数器的进位输出引脚引出, 接到该74160的ENT引脚, 该片74160的ENP引脚用开关来控制高低电平: ENT/ENP引脚都为高电平时, 74160处于计数状态; ENT/ENP中有一个为低电平时, 74160处于保持状态.
将两片74160接成的计数器看作一个整体, 以和高位74160构成的计数器级联. 这里拿60进制计数器和60进制计数器级联作为例子, 60进制加法计数器的最大状态为59, 其8421码也就是0101 1001, 那么我们将高位的QC、QA和低位的QD、QA分别引出, 接到四输入与门的输入端, 该逻辑门的输出即为所需的进位输出变量Y. 接下来, 我们将进位输出变量Y对应的引脚接到高位60进制计数器(由2片74160构成)较低位的74160芯片的ENT引脚, 这便完成了60进制加法计数器间的级联(若两片74160的数制均为10进制, 那么低位74160的RCO引脚接到高位74160的ENT引脚即可). 读者若对上述表达有疑惑, 应回过头去仔细研究74160的基本功能与引脚电平的对应关系, 不可急于求成.
有了以上设计理论, 我们就可以设计出基本电子钟了.
