最近在做一個基於DSP與FPGA 的雙核架構的控制板，屬於一個高速信號板子，由於板子在工作中會受到各種各樣的干擾，這些干擾不僅影響系統運行的穩定性，同時也有可能帶來誤差，因此考慮如何抑制干擾，提高電磁兼容性是PCB佈局佈線時的一項重要任務。現將PCB佈局佈線中需要主要考慮的因素列在下面：
一、數字部分與模擬部分分開
由於我的板子中有DSP、FPGA數字電路部分和其他的模擬電路部分，爲避免兩者之間的干擾，應分開佈局，同時數字電源和模擬電源也應該分開供電。如果數字電源衆多的話，可以添加2層電源層，並對不同電源進行了分割，如果仍未滿足數字電源部分部分的供電需求，此時繼續增加電源層無疑大大增加了成本，因此可以對供電要求較低的電源部分進行處理，即通過50mil的佈線將電源引到所需電源處並進行覆銅處理
二、設置合理的去耦電容
來自電源的干擾是系統干擾的主要因素之一，它主要來自於電源開關及電源功耗變化而產生的噪聲。在PCB各關鍵部位，主要指電源輸入引腳，設置合理的去耦電容能夠有效地抑制這種噪聲，如在DSP和FPGA各芯片的電源輸入引腳設置100nF和10uF的電容，同時在BGA封裝的FPGA芯片處採用封裝較小的去耦電容，而在佔用PCB面積較大的DSP芯片處採用較大封裝，在布板時將去耦電容儘量放置在靠近電源引腳且走線儘量短的位置。
三、接地處理
接地是對地線的處理，良好的接地能夠有效的抑制干擾。按照信號性質的不同，板子有數字地、模擬地、CAN總線隔離地及電源地，前兩者進行共地處理，後兩者通過與背板連接爲裝置中所用板子提供共同的參考基準。在PCB中添加2層地層，併爲模擬地、數字地以及電源地劃分了不同區域。
四、佈線設計
在佈線時，應根據PCB的布板密度及不同信號線承受的載荷，選擇適當寬度的走線寬度，按照適當加寬電源線、地線寬度，選擇合適的導線寬度的原則，取地線、電源線走線寬度爲20mil，信號線寬度爲8mil。但由於BGA封裝的焊點間距僅1mm(約40mil)，留給佈線的寬度不足15mil，因此上述規則並不適用於FPGA芯片。爲解決這個問題，添加了一個ROOM區域(在該區域爲 BGA 封裝設置_bga)了單獨的佈線規則。同時走線時應儘量走直線，如果走折線時不能有銳角走線最多采用直角走線。相鄰兩層信號層的走線應相互垂直、斜交或彎曲，儘量避免平行走線，否則會帶來耦合干擾。