上拉電阻：將一個不確定的信號（高或低電平），通過一個電阻與電源VCC相連，固定在高電平。
下拉電阻：將一個不確定的信號（高或低電平），通過一個電阻與地GND相連，固定在低電平。
上、下拉電阻的作用：
一般說法是上拉增大電流，下拉電阻是用來吸收電流。
1、當 TTL 電路驅動 CMOS 電路時，如果電路輸出的高電平低於 CMOS 電路的最低高電平 （一般爲 3.5V）， 這時就需要在 TTL 的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC 門電路必須使用上拉電阻，以提高輸出的高電平值。
3、爲增強輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在 CMOS 芯片上，爲了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻以降低輸入阻抗， 提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗幹 擾能力。
6、提高總線的抗電磁干擾能力，管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上、下拉電阻是電阻匹配，有效的抑制 反射波干擾。
上拉電阻阻值的選擇原則:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。
綜合考慮以上三點，通常在 1K 到 10K 之間選取。對下拉電阻也是類似道理。
參考：
上拉、下拉電阻的原理和作用